Socket Pinmap (Top View, Upper-Right Quadrant) - Intel 2ND GENERATION CORE PROCESSOR FAMILY DESKTOP - DATASHEET VOLUME 1 01-2011 Datasheet

Processor Pin and Signal Information
Figure 8-2.

Socket Pinmap (Top View, Upper-Right Quadrant)

20 19 18 17 16 15 14 13 12 11 10
VSS
SB_ MA[9 ] SB_ MA[1 4 ]
VSS
SB_BS[2]
SM _DRAM RST#
VSS
SA_BS[2]
SA_ CKE [0 ] SA_ CKE [3 ] SB_ MA[1 5 ]
VDDQ
SB_CKE[0]
SA_ MA[1 4 ] SA_ CKE [2 ] SB_ MA[1 1 ]
VSS VSS VSS
SA_ MA[1 5 ] SA_ CKE [1 ] SB_ MA[1 2 ]
VSS VSS VSS
VDDQ
SB_ECC_CB[3]
VSS
RSVD
SB_MA[4] SB_MA[5]
SB_ECC_CB[2]
VSS VSS
RSVD
SB_MA[8]
SB_ DQS[8 ]
VSS
SB_MA[1] SB_MA[2] SB_MA[6]
SB_ECC_CB[1]
VSS VSS
SB_CK[1] SB_MA[7]
SB_ECC_CB[0]
VSS
VCCIO VCCIO
SB_MA[3]
SB_ CK#[1 ]
VSS
VDDQ
VCCIO VCCIO
SM _D RA M PWR O K
Note: Pin names SA_ECC_CB[7:0] and SB_ECC_CB[7:0] are RSVD on desktop processors.
Datasheet, Volume 1
VSS
VSS
SB_CKE[1]
SA_ECC_CB[3] SA_ECC_CB[6]
VSS VSS VSS
SB_CKE[2]
SA_ECC_CB[2] SA_ECC_CB[7]
VSS VSS VSS
SB_CKE[3]
SA_ DQS[8 ] SA_DQS#[8]
VSS
SA_ECC_CB[1] SA_ECC_CB[4] SA_ECC_CB[0] SA_ECC_CB[5]
VSS VSS
RSVD RSVD
VSS VSS
SB_ECC_CB[6] SB_ DQ[2 6 ] SB_ DQ[3 0 ]
VSS VSS
SB_ECC_CB[7] SB_ DQ[2 7 ] SB_ DQ[3 1 ]
VSS VSS VSS VSS VSS VSS VSS VSS
SB_DQS#[8] SB_ DQS[3 ] SB_DQS#[3]
VSS VSS
SB_ECC_CB[5] SB_ DQ[2 5 ] SB_ DQ[2 4 ]
VSS VSS
SB_ DQ[2 9 ] SB_ DQ[2 8 ]
SB_ECC_CB[4]
VSS VSS
VCCIO
VCCPLL VCCPLL
VSS VSS
VDDQ RSVD
VDDQ
9 8 7 6
VSS VSS
RSVD
SA_ DQ[3 1 ] SA_ DQ[2 4 ]
VSS
SA_ DQ[3 0 ] SA_DQS#[3] SA_ DQ[2 9 ]
VSS
SA_ DQ[2 6 ] SA_ DQS[3 ] SA_ DQ[2 8 ]
VSS VSS
RSVD
SA_ DQ[2 7 ] SA_ DQ[2 5 ]
VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS
SB_ DQ[1 9 ] SB_ DQ[2 3 ] SB_ DQS[2 ] SB_ DQ[1 7 ] SB_ DQ[2 1 ]
SB_ DQ[1 8 ] SB_ DQ[2 2 ] SB_DQS#[2] SB_ DQ[1 6 ] SB_ DQ[2 0 ]
SB_DQ[9]
SB_ DQ[1 0 ] SB_ DQ[1 5 ] SB_ DQS[1 ] SB_ DQ[1 3 ]
SB_DQ[8]
SB_ DQ[1 1 ] SB_ DQ[1 4 ] SB_ DQ[1 2 ]
SB_DQS#[1]
VSS VSS VSS VSS VSS VSS VSS
SB_DQ[3] SB_DQ[7] SB_DQ[6]
SB_ DQ[2 ]
VSS
SB_ DQS[0 ] SB_DQS#[0]
SB_DQ[1] SB_DQ[0] SB_DQ[5] SB_DQ[4]
VSS VSS VSS
VCCIO
RSVD
FDI_TX[5]
FDI_ TX#[5 ]
VSS
FDI_TX[4]
FDI_ TX#[4 ]
VSS
FDI_TX[0]
FDI_ TX#[0 ]
RSVD RSVD
VCCIO
VSS
DMI_ TX#[3 ] DMI_ TX[3 ]
5 4 3 2 1
VSS
SA_ DQ[2 3 ] RSVD_ NCTF
SA_ DQ[1 9 ] SA_ DQS[2 ] SA_ DQ[1 7 ] RSVD_ NCTF
VSS
SA_ DQ[1 8 ] SA_DQS#[2] SA_ DQ[1 6 ] RSVD_ NCTF
VSS VSS
SA_ DQ[2 2 ] SA_ DQ[2 1 ] SA_ DQ[2 0 ]
VSS
SA_ DQ[1 1 ] SA_ DQ[1 0 ] SA_ DQ[1 4 ] SA_ DQ[1 5 ]
VSS VSS VSS
SA_ DQS[1 ] SA_DQS#[1]
SA_DQ[9] SA_DQ[8]
SA_ DQ[1 3 ] SA_ DQ[1 2 ]
VSS VSS VSS VSS VSS
VSS
SA_DQ[3] SA_DQ[2] SA_DQ[6] SA_DQ[7]
VSS
SA_ DQS[0 ] SA_DQS#[0]
VSS
SA_DQ[1] SA_DQ[0] SA_DQ[4] SA_DQ[5]
VSS VSS VSS
FC_AH4 FC_AH1
RSVD
FDI_INT FDI_TX[7]
FDI_ TX#[7 ]
VSS
RSVD
FDI_TX[6]
FDI_ TX#[6 ]
VSS
FDI_FSYNC[1] FDI_L SYNC[1] FDI_ COMPIO FDI_ ICOMPO
VSS
FDI_TX[3] FDI_TX[2]
FDI_ TX#[3 ] FDI_ TX#[2 ]
VSS
FDI_TX[1]
FDI_FSYNC[0] FDI_L SYNC[0] FDI_ TX#[1 ]
VSS
VCCIO_SENSE VSSIO_SENSE
VCCIO
DMI_RX[3]
DM I_RX#[3]
AY
AW
AV
AU
AT
AR
AP
AN
AM
AL
AK
AJ
AH
AG
AF
AE
AD
AC
AB
AA
89