Advantech MIC-3716 Manual page 4

5.3 Auto-Calibration · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·54
5.4 Manual Calibration· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·62
Appendix A. Specifications · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·68
Appendix B. Block Diagrams · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·71
Appendix C. Register Structure and Format· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·73
C.1 Overview· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·73
C.2 I/O Port Address Map · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·73
C.3 Channel Number and A/D Data - BASE+0 and BASE+1 · · · · · · · · · ·78
C.4 Software A/D Trigger - BASE+0 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·79
C.5 A/D Channel Range Setting - BASE+2· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·80
C.6 MUX Control - BASE+4 and BASE+5· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·82
C.7 Control Register - BASE+6 and BASE+7· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·86
C.8 Status Register - BASE+6 and BASE+7 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·89
C.9 Clear Interrupt and FIFO - BASE+8 and BASE+9 · · · · · · · · · · · · · · · · · · · ·90
C.10 D/A Output Channel 0 - BASE+10 and BASE+11 · · · · · · · · · · · · · · · · · ·90
C.11 D/A Output Channel 0 - BASE+10 and BASE+11 · · · · · · · · · · · · · · · · · ·91
C.12 D/A Output Channel 1 - BASE+12 and BASE+13 · · · · · · · · · · · · · · · · · ·92
C.13 D/A Output Channel 1 - BASE+12 and BASE+13 · · · · · · · · · · · · · · · · · ·93
C.14 D/A Reference Control - BASE+14 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·94
C.15 Digital I/O Registers - BASE+16 and BASE+17· · · · · · · · · · · · · · · · · · · · ·95
C.16 Calibration Registers - BASE+18 and BASE+19 · · · · · · · · · · · · · · · · · · · ·96
C.17 Board ID Registers - BASE+20 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·98
C.18 Programmable Timer/Counter Registers BASE+24, BASE+26,
BASE+28 and BASE+30· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·98
Appendix D. 82C54 Counter Chip Function · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·99
D.1 The Intel 82C54 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·99
iv