Fpga #3 Pinout - Xilinx Virtex-5 FPGA ML561 User Manual

Appendix A: FPGA Pinouts

FPGA #3 Pinout

Table A-3
Table A-3: FPGA #3 Pinout
Signal Name
QDR2_CK_BY0_3_N
QDR2_CK_BY0_3_P
QDR2_CK_BY0_3_P
QDR2_CK_BY4_7_N
QDR2_CK_BY4_7_P
QDR2_CK_BY4_7_P
QDR2_CQ_BY0_3_N
QDR2_CQ_BY0_3_P
QDR2_CQ_BY4_7_N
QDR2_CQ_BY4_7_P
QDR2_DLL_OFF_N
QDR2_K_BY0_3_N
QDR2_K_BY0_3_P
QDR2_K_BY4_7_N
QDR2_K_BY4_7_P
QDR2_LB_BK11
QDR2_LB_BK11
QDR2_LB_BK13
QDR2_LB_BK13
QDR2_LB_BK17
QDR2_LB_BK17
QDR2_LB_BK19
QDR2_LB_BK19
QDR2_NC_A3
QDR2_NC_C6
QDR2_R_N
QDR2_SA0
QDR2_SA1
QDR2_SA10
108
lists the connections for FPGA #3 (U34).
Pin
QDRII Memory Interface
K34
G28
L34
AJ34
AA31
AH34
E26
K33
AA29
AD32
AK27
F28
E28
AC30
AB30
P32
P34
AE34
AJ32
AE29
AF31
K27
M28
AG25
AF24
AJ26
AJ29
AK29
AC28
www.xilinx.com
Signal Name
QDR2_SA11
QDR2_SA12
QDR2_SA13
QDR2_SA14
QDR2_SA15
QDR2_SA16
QDR2_SA17
QDR2_SA2
QDR2_SA3
QDR2_SA4
QDR2_SA5
QDR2_SA6
QDR2_SA7
QDR2_SA8
QDR2_SA9
QDR2_W_N
QDR2_BW_BY0_N
QDR2_BW_BY1_N
QDR2_BW_BY2_N
QDR2_BW_BY3_N
QDR2_BW_BY4_N
QDR2_BW_BY5_N
QDR2_BW_BY6_N
QDR2_BW_BY7_N
QDR2_D_BY0_B0
QDR2_D_BY0_B1
QDR2_D_BY0_B2
QDR2_D_BY0_B3
QDR2_D_BY0_B4
Virtex-5 FPGA ML561 User Guide
UG199 (v1.2.1) June 15, 2009
R
Pin
AB26
AB25
AA24
Y24
AC27
AB27
AA26
AJ27
AK26
AF28
AE28
AH28
AG28
AA28
AB28
AH27
M32
L33
L28
K28
AK33
AK34
AC29
AD30
T28
U30
R31
T31
N30