Orban Optimod-FM 8300 Operating Manual page 257

OPTIMOD-FM DIGITAL
MECC4
5 2
+3.3 VDC
3
MECC6
4
MECC3
6
MECC2
7
8 MECC5
MECC1
9
MECC0
10 1
C
CTS 745?083102J
RN1
MA12
V26
MA12
MA11
U26
MA11
MD31 MA10
A24 T26
MD31 MA10
MD30 MA9
A23 R26
MD30 MA9
MD29 MA8
B21 R25
MD29 MA8
MD28 MA7
A20 P25
MD28 MA7
MD27 MA6
A19 P26
MD27 MA6
MD26 MA5
B18 N26
MD26 MA5
MD25 MA4
A17 N25
MD25 MA4
MD24 MA3
B16 M25
MD24 MA3
MD23 MA2
A15 M26
MD23 MA2
MD22 MA1
B14 L26
MD22 MA1
MD21 MA0
A13 L25
MD21 MA0
MD20
B12
MD20
MD19 BA1
A11 U25
MD19 BA1
MD18 BA0
B10 T25
MD18 BA0
MD17
A9
MD17
MD16
B8
MD16
MD15
B23
MD15
MD14 RAMWE-n
A22 E26
MD14 SWEA-n
MD13 RAMCAS-n
A21 F25
MD13 SCASA-n
MD12 RAMRAS-n
B20 K25
MD12 SRASA-n
MD11 RAMCS-n
A18 V25
MD11 SCS0-n
MD10
B17
MD10
MD9 SDQM3
A16 H25
MD9 SDQM3
MD8 SDQM2
B15 G26
MD8 SDQM2
MD7 SDQM1
A14 H26
MD7 SDQM1
MD6 SDQM0
B13 G25
MD6 SDQM0
MD5 SDQM[0..3]
A12
MD5
MD4
B11 K26
MD4 SRASB-n
MD3
A10 F26
MD3 SCASB-n
MD2
B9 E25
MD2 SWEB-n
MD1
A8
MD1
MD0
B7 W25
MD0 SCS1-n
R5
J25
SCS2-n
MECC6 22 ohm, 5%, 0805
Y26 J26
MECC6 SCS3-n
MECC5
D25
MECC5
MECC4 ClkMemOut
C26 B19
MECC4 ClkMemOut
MECC3
Y25
MECC3
MECC2
W26
MECC2
MECC1 D26 22 ohm, 5%, 0805
MECC1
MECC0 R6
C25
MECC0
ClkMemIn
A4
ClkMemIn
AMD ElanSC520-100AC
U1A
GPA[0..24]
ROMRd-n
FlashWR-n
BootCS-n
ResetDrv-n
DRAM Circuitry
MD[0..31]
MA[0..12]
MA12 MD15
36 53
A12 DQ15
MA11 MD14
35 51
A11 DQ14
MA10 MD13
22 50
A10/AP DQ13
MA9 MD12
34 48
A9 DQ12
+3.3 VDC MA8 MD11
33 47
A8 DQ11
MA7 MD10
32 45
A7 DQ10
MA6 MD9
31 44
A6 DQ9
MA5 MD8
30 42
A5 DQ8
MA4 MD7
29 13
A4 DQ7
MA3 MD6
R7 26 11
A3 DQ6
MA2 MD5
4.75k, 5%, 0805
25 10
A2 DQ5
MA1 MD4
24 8
A1 DQ4
MA0 MD3
23 7
A0 DQ3
MD2
5
DQ2
MD1
21 4
BA1 DQ1
MD0
20 2
BA0 DQ0
CKELow SDQM1
37 39
CKE UDQM
SDQM0
15
LDQM
16
WE-n
17
CAS-n
18
RAS-n
19
CS-n
38
CLK
32 Mbit x 16 SDRAM
U2A
DRAMClk
Route the ClkMemIn trace back and forth so that it is the
same length as the SDRAMClk trace to either chip.
C1
4.7 pf Route the SDRAMCLK "T" style so that the trace length
to each SDRAM chip is the same length.
Place the two (2), 22 ohm series terminating resistors as
close as possible to the ElanSC520.
Place the 4.7 fp capacitor as close as possible to the
Elan SC520. Adjust the value to equalize loading on
SDRAMCLK and ClkMemIn nets.
Flash Circuitry
GPA24
56
A24
GPA23
30
A23
GPA22 1
A22
GPA21 3
A21
GPA20 GPD15
4 52
A20 D15
GPA19 GPD14
5 50
A19 D14
GPD13
GPA18 6 47
A18 D13
GPD12
GPA17
7 45
A17 D12
GPA16 GPD11
8 41
A16 D11
GPA15 GPD10
10 39
A15 D10
GPD9
GPA14 11 36
A14 D9
GPD8
GPA13
12 34
A13 D8
GPA12 GPD7
13 51
A12 D7
GPA11 GPD6
17 49
A11 D6
GPD5
GPA10 18 46
A10 D5
GPD4
GPA9
19 44
A9 D4
GPA8 GPD3
20 40
A8 D3
GPA7 GPD2
22 38
A7 D2
GPD1
GPA6 23 35
A6 D1
GPD0
GPA5
24 33
A5 D0
GPA4
25
A4
GPA3
26 15
+3.3 VDC
A3 Vpen
GPA2 27
A2
GPA1
+3.3 VDC
28
A1
GPA0
32
A0
31
Byte-n
53
STS
54
OE-n
55
WE-n
14
CE0-n
2
CE1-n
29
CE2-n
16
RP-n
E28F128J3A-150
U4A
MA12 MD31
36 53
A12 DQ15
MA11 MD30
35 51
A11 DQ14
MA10 MD29
22 50
A10/AP DQ13
MA9 MD28
34 48
A9 DQ12
+3.3 VDC MA8 MD27
33 47
A8 DQ11
MA7 MD26
32 45
A7 DQ10
MA6 MD25
31 44
A6 DQ9
MA5 MD24
30 42
A5 DQ8
MA4 MD23
29 13
A4 DQ7
MA3 MD22
R8 26 11
A3 DQ6
MA2 MD21
4.75k, 5%, 0805
25 10
A2 DQ5
MA1 MD20
24 8
A1 DQ4
MA0 MD19
23 7
A0 DQ3
MD18
5
DQ2
MD17
21 4
BA1 DQ1
MD16
20 2
BA0 DQ0
CKEHigh SDQM3
37 39
CKE UDQM
SDQM2
15
LDQM
16
WE-n
17
CAS-n
18
RAS-n
19
CS-n
38
CLK
32 Mbit x 16 SDRAM
U3A
GPD[0..15]
+3.3 VDC
R9
10k, 5%, 0805
CPU Module: Memory
6-39
TECHNICAL DATA
GPD[0..15]
FlashStatus