National Instruments PXIe-6569 Getting Started Manual page 12

Figure 6. PXIe-6569 with 64 LVDS In, Rows F-E
12
ni.com
FPGA Signal Connector Signal
GND F1 E1
aSeGpio(1) SE 0 F2 E2
SE_GND_TERM F3 E3
GND F4 E4
To clocking CLK IN+ F5 E5
circuitry CLK IN-
F6 E6
GND F7 E7
aDiffGpio_p(46) DI 54+ F8 E8
aDiffGpio_n(46) DI 54- F9 E9
GND F10 E10
aDiffGpio_p(48) DI 55+ F11 E11
aDiffGpio_n(48) DI 55- F12 E12
GND F13 E13
aDiffGpio_p(47) DI 56+ F14 E14
DI 56-
aDiffGpio_n(47) F15 E15
GND
F16 E16
aDiffGpio_p(51) DI 57+ F17 E17
aDiffGpio_n(51) DI 57- F18 E18
GND F19 E19
aDiffGpio_p(69) DI 58+ F20 E20
aDiffGpio_n(69) DI 58- F21 E21
GND F22 E22
aDiffGpio_p(63) DI 59+ F23 E23
DI 59- F24 E24
aDiffGpio_n(63)
GND
F25 E25
DI 60+
aDiffGpio_p(56) * * F26 E26
aDiffGpio_n(56) * DI 60- * F27 E27
GND F28 E28
aDiffGpio_p(61) DI 61+ F29 E29
aDiffGpio_n(61) DI 61- F30 E30
GND F31 E31
aDiffGpio_p(64) DI 62+ F32 E32
aDiffGpio_n(64) DI 62- F33 E33
GND F34 E34
DI 63+
aDiffGpio_p(66) F35 E35
DI 63-
aDiffGpio_n(66) F36 E36
GND
F37 E37
aDiffGpio_p(55) PFI 0+ F38 E38
aDiffGpio_n(55) PFI 0- F39 E39
GND F40 E40
Connector Signal FPGA Signal
GND
SE 1 aSeGpio(3)
SE_GND_TERM
GND
DI 43+* aDiffGpio_p(58)*
DI 43-* aDiffGpio_n(58)*
GND
DI 44+ aDiffGpio_p(50)
DI 44- aDiffGpio_n(50)
GND
DI 45+ aDiffGpio_p(49)
DI 45- aDiffGpio_n(49)
GND
DI 46+* aDiffGpio_p(53)*
DI 46-* aDiffGpio_n(53)*
GND
DI 47+ aDiffGpio_p(67)
DI 47- aDiffGpio_n(67)
GND
DI 48+ aDiffGpio_p(65)
DI 48- aDiffGpio_n(65)
GND
DI 49+ aDiffGpio_p(59)
DI 49-
aDiffGpio_n(59)
GND
DI 50+* aDiffGpio_p(57)*
DI 50-* aDiffGpio_n(57)*
GND
DI 51+ aDiffGpio_p(60)
DI 51- aDiffGpio_n(60)
GND
DI 52+ aDiffGpio_p(62)
DI 52- aDiffGpio_n(62)
GND
DI 53+ aDiffGpio_p(68)
DI 53- aDiffGpio_n(68)
GND
RSVD
RSVD
GND
PXIe-6569 Getting Started Guide