National Instruments PXIe-6569 Getting Started Manual page 11

Figure 5. PXIe-6569 with 32 LVDS In, 32 LVDS Out, Rows B-A
FPGA Signal
aSeGpio(11)
aDiffGpio_p(22)
aDiffGpio_n(22)
aDiffGpio_p(26)
aDiffGpio_n(26)
aDiffGpio_p(24)
aDiffGpio_n(24)
aDiffGpio_p(25)
aDiffGpio_n(25)
aDiffGpio_p(27)
aDiffGpio_n(27)
aDiffGpio_p(31)
aDiffGpio_n(31)
aDiffGpio_p(32)
aDiffGpio_n(32)
aDiffGpio_p(40)
aDiffGpio_n(40)
aDiffGpio_p(36)
aDiffGpio_n(36)
aDiffGpio_p(45)
aDiffGpio_n(45)
aDiffGpio_p(39)
aDiffGpio_n(39)
Connector Signal Connector Signal
GND B1 A1 GND
SE 5 B2 A2 SE 4
SE_GND_TERM B3 A3 SE_GND_TERM
GND B4 A4 GND
DO 10+ B5 A5 CLK OUT+
DO 10- B6 A6 CLK OUT-
GND B7 A7 GND
DO 11+ B8 A8 DO 0+
DO 11- B9 A9 DO 0-
GND B10 A10 GND
DO 12+ B11 A11 DO 1+
DO 12- DO 1-
B12 A12
GND B13 A13 GND
DO 13+ B14 A14 DO 2+
DO 13- B15 A15 DO 2-
GND B16 A16 GND
DO 14+ B17 A17 DO 3+
DO 14- B18 A18 DO 3-
GND B19 A19 GND
DO 15+ B20 A20 DO 4+
DO 15- B21 A21 DO 4-
GND B22 A22 GND
DO 16+ B23 A23 DO 5+
DO 16- B24 A24 DO 5-
GND B25 A25 GND
DO 17+ B26 A26 DO 6+
DO 17- B27 A27 DO 6-
GND B28 A28 GND
DO 18+ B29 A29 DO 7+
DO 18- B30 A30 DO 7-
GND B31 A31 GND
DO 19+ B32 A32 DO 8+
DO 19- B33 A33 DO 8-
GND B34 A34 GND
DO 20+ B35 A35 DO 9+
DO 20- B36 A36 DO 9-
GND B37 A37 GND
RSVD B38 A38 PFI 1+
RSVD B39 A39 PFI 1-
GND B40 A40 GND
PXIe-6569 Getting Started Guide
FPGA Signal
aSeGpio(9)
From clocking
circuitry
aDiffGpio_p(28)
aDiffGpio_n(28)
aDiffGpio_p(23)
aDiffGpio_n(23)
aDiffGpio_p(29)
aDiffGpio_n(29)
aDiffGpio_p(33)
aDiffGpio_n(33)
aDiffGpio_p(41)
aDiffGpio_n(41)
aDiffGpio_p(38)
aDiffGpio_n(38)
aDiffGpio_p(34)
aDiffGpio_n(34)
aDiffGpio_p(42)
aDiffGpio_n(42)
aDiffGpio_p(30)
aDiffGpio_n(30)
aDiffGpio_p(43)
aDiffGpio_n(43)
aDiffGpio_p(52)
aDiffGpio_n(52)
© National Instruments
11