National Instruments PXIe-6569 Getting Started Manual page 10

Figure 4. PXIe-6569 with 32 LVDS In, 32 LVDS Out, Rows D-C
FPGA Signal
aSeGpio(5)
aSeGpio(7)
aDiffGpio_p(0)
aDiffGpio_n(0)
aDiffGpio_p(1)
aDiffGpio_n(1)
aDiffGpio_p(3)
aDiffGpio_n(3)
aDiffGpio_p(5)
aDiffGpio_n(5)
aDiffGpio_p(9)
aDiffGpio_n(9)
aDiffGpio_p(7)
aDiffGpio_n(7)
aDiffGpio_p(2)
aDiffGpio_n(2)
aDiffGpio_p(10)
aDiffGpio_n(10)
aDiffGpio_p(15)*
aDiffGpio_n(15)*
aDiffGpio_p(13)
aDiffGpio_n(13)
aDiffGpio_p(6)
aDiffGpio_n(6)
10
ni.com
Connector Signal Connector Signal
GND D1 C1 GND
SE 2 D2 C2 SE 6
SE_GND_TERM D3 C3 SE_GND_TERM
GND D4 C4 GND
SE 3 D5 C5 SE 7
SE_GND_TERM D6 C6 SE_GND_TERM
GND D7 C7 GND
DI 21+ D8 C8 DO 21+
DI 21- D9 C9 DO 21-
GND D10 C10 GND
DI 22+ D11 C11 DO 22+
DI 22- DO 22-
D12 C12
GND D13 C13 GND
DI 23+ D14 C14 DO 23+
DI 23- D15 C15 DO 23-
GND D16 C16 GND
DI 24+ D17 C17 DO 24+
DI 24- D18 C18 DO 24-
GND D19 C19 GND
DI 25+ D20 C20 DO 25+
DI 25- D21 C21 DO 25-
GND D22 C22 GND
DI 26+ D23 C23 DO 26+
DI 26- D24 C24 DO 26-
GND D25 C25 GND
DI 27+ D26 C26 DO 27+
DI 27- D27 C27 DO 27-
GND D28 C28 GND
DI 28+ D29 C29 DO 28+
DI 28- D30 C30 DO 28-
GND D31 C31 GND
DI 29+* D32 C32 DO 29+
DI 29-* D33 C33 DO 29-
GND D34 C34 GND
DI 30+ D35 C35 DO 30+
DI 30- D36 C36 DO 30-
GND D37 C37 GND
DI 31+ D38 C38 DO 31+
DI 31- D39 C39 DO 31-
GND D40 C40 GND
PXIe-6569 Getting Started Guide
FPGA Signal
aSeGpio(13)
aSeGpio(15)
aDiffGpio_p(4)
aDiffGpio_n(4)
aDiffGpio_p(8)
aDiffGpio_n(8)
aDiffGpio_p(12)
aDiffGpio_n(12)
aDiffGpio_p(11)
aDiffGpio_n(11)
aDiffGpio_p(16)
aDiffGpio_n(16)
aDiffGpio_p(14)
aDiffGpio_n(14)
aDiffGpio_p(19)
aDiffGpio_n(19)
aDiffGpio_p(17)
aDiffGpio_n(17)
aDiffGpio_p(21)
aDiffGpio_n(21)
aDiffGpio_p(20)
aDiffGpio_n(20)
aDiffGpio_p(18)
aDiffGpio_n(18)