NAiS FP Series Hardware Manual page 178

FP0 Hardware
Addresses
T32CP Other Types
DT90052 DT9052
DT90053
(see note)
Note
An expansion memory unit is necessary.
Matsushita Electric Works (Europe) AG
Description
High-speed counter control flag
A value can be written with an MV (F0) instruction to reset the high-speed counter,
disable counting, stop high-speed counter instruction (F168), and clear the high-
speed counter.
Control code setting
Control code =
Software is not reset: H0 (0000)
Perform software reset: H1 (0001)
Disable count: H2 (0010)
Disable hardware reset: H4 (0100)
Stop pulse output (clear instruction): H8 (1000)
Perform software reset and stop pulse output: H9 (1001)
The 16 bits of DT9052 are allocated in groups of four to high-speed channels 0 to 3
as shown below.
bit 15
12
DT9052
for ch3
A hardware reset disable is only effective when using the reset inputs (X2 and X5). In
all other cases it is ignored.
When using pulse output, a hardware reset input is equivalent to an home point proxi-
mate input.
Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ
Clock/calendar monitor (hour/minute)
Hour and minute data of the clock/calendar are stored here. This data is
Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ
read-only data; it cannot be overwritten.
Higher 8 bits
Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ
Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ
Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ
Hour data
H00 to H23 (BCD)
Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ Ñ
C.1 Special Data Registers
(Binary)
Software reset
0: Yes / 1: No
Count
0: Enable / 1: Disable
Hardware reset
0: Enable / 1: Disable
High–speed counter clear
0: Continue / 1: Clear
11 8 7 4 3
for ch2 for ch1 for ch0
Lower 8 bits
Minute data
H00 to H59 (BCD)
0
C-5