Altera Nios II Cyclone Edition Reference Manual page 42

Description
Table A–9. Shared Bus Table (Part 2 of 3)
NET Name
Description
FSE_D0 Shared Data
FSE_D1
FSE_D2
FSE_D3
FSE_D4
FSE_D5
FSE_D6
FSE_D7
FSE_D8
FSE_D9
FSE_D10
FSE_D11
FSE_D12
FSE_D13
FSE_D14
FSE_D15
FSE_D16
FSE_D17
FSE_D18
FSE_D19
FSE_D20
FSE_D21
FSE_D22
FSE_D23
FSE_D24
FSE_D25
FSE_D26
FSE_D27
FSE_D28
FSE_D29
FSE_D30
FSE_D31
A–2
PLD (U60)
NET
Pin
Pin #
Name
IO C6
IO E6
IO B6
IO A6
IO F7
IO E7
IO B7
IO A7
IO D7
IO C7
IO F8
IO E8
IO B8
IO A8
IO D8
IO C8
IO B9
IO A9
IO D9
IO C9
IO E9
IO E10
IO B10
IO A10
IO F10
IO C10
IO D10
IO C11
IO D11
IO B11
IO A11
IO E11
Flash (U5) SRAM (U35) SRAM (U36) Ethernet (U4)
Pin Pin
Pin #
Name Name
D0 31 D0
D1 32 D1
D2 33 D2
D3 34 D3
D4 38 D4
D5 39 D5
D6 40 D6
D7 41 D7
D8
D9
D10
D11
D12
D13
D14
D15
Pin Pin
Pin # Pin #
Name Name
7 D0
8 D1
9 D2
10 D3
13 D4
14 D5
15 D6
16 D7
29 D8
30 D9
31 D10
32 D11
35 D12
36 D13
37 D14
38 D15
D0 7 D16
D1 8 D17
D2 9 D18
D3 10 D19
D4 13 D20
D5 14 D21
D6 15 D22
D7 16 D23
D8 29 D24
D9 30 D25
D10 31 D26
D11 32 D27
D12 35 D28
D13 36 D29
D14 37 D30
D15 38 D31
Altera Corporation
December 2004
Pin #
107
106
105
104
102
101
100
99
76
75
74
73
71
70
69
68
66
65
64
63
61
60
59
58
56
55
54
53
51
50
49
48