SPIDATA1 (READ/WRITE) 1DAh
D7
D7
SPIDATA2 (READ/WRITE) 1DBh
D15
D15
SPIDATA3 (READ/WRITE) 1DCh
D23
D23
Note
Writing any value to SPIDATA3 will initiate an SPI transaction based on current
SPICON1 and SPICON2 settings.
SPICON3 (WRITE ONLY) 1DDh
D7
Reserved
Reserved
Bit
Mnemonic
–
D7-D4
D3-D0
SPIINT
EBX-11 Reference manual
D6
D5
D4
D6
D5
D4
D14
D13
D12
D14
D13
D12
D22
D21
D20
D22
D21
D20
D6
D5
D4
Reserved
Reserved
Table 38: SPI Control Register 3 Bit Assignments
Description
Reserved – These bits are unused and read as 1.
SPI IRQ Routing – These bits control which IRQ the SPI interrupt is routed to.
SPIINT3
SPIINT2
0
0
0
0
0
0
0
1
1
0
D3
D2
D3
D2
D11
D10
D11
D10
D19
D18
D19
D18
D3
D2
SPIINT3
SPIINT2
SPIINT1
SPIINT0
IRQ Selection
0
0
No IRQ
0
1
IRQ3
1
0
IRQ4
0
0
IRQ5
0
0
IRQ10
Legacy SPI Interface
D1
D0
D1
D0
D9
D8
D9
D8
D17
D16
D17
D16
D1
D0
SPIINT1
SPIINT0
68