Table of Contents
Advertisement
Figures
6-1
Address Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-2
Consecutive Numbering of Slots in a Single-Tier Configuration
6-3
Slot Numbering in a Multi-Tier Configuration
6-4
Expanding from 14 to 18 Slots
6-5
Configuration of a Digital Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-6
Address Assignment for Analog Modules . . . . . . . . . . . . . . . . . . . . . . . . .
6-7
Assignment of Process Images to the I/O Modules
6-8
Accesses to the PII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-9
Accesses to the PIQ
6-10 Accesses to the Interrupt PII
6-11 Accesses to the Interrupt PIQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tables
6-1
Error Messages for Output Modules with Error Diagnostics
6-2
Address Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-3
Structure of the PII and the PIQ
6-4
Structure of the Interrupt PII and the Interrupt PIQ
6-5
Important Addresses in the RAM
6-6
System Data Area Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
6 - 1
6 - 1
6 - 2
6 - 3
6 - 4
6 - 5
6 - 9
6 - 10
6 - 11
6 - 13
6 - 14
6 - 6
6 - 7
6 - 8
6 - 12
6 - 15
6 - 16
EWA 4NEB 812 6120-02
Advertisement
Chapters
Table of Contents
