Silicon Laboratories Si5342 Family Reference Manual page 7

Si5345-44-42-D-RM
L T
I S T OF ABLES
Table Page
Table 1. Product Selection Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Table 2. PLL_BW Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Table 3. Fastlock Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Table 4. DSPLL Holdover Exit Bandwidth Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Table 5. Reset Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Table 6. NVM Programming Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 7. Holdover Mode Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Table 8. Input Selection Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 9. Manual Input Selection using IN_SEL[1:0] Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 10. Registers for Automatic Input Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 11. Register 0x0949 Clock Input Control and Configuration . . . . . . . . . . . . . . . . . . . . . 24
Table 12. Hitless Switching Enable Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 13. Ramped Input Switching Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 14. Loss of Signal Status Monitoring and Control Registers . . . . . . . . . . . . . . . . . . . . . 27
Table 15. Out-of-Frequency Status Monitoring and Control Registers . . . . . . . . . . . . . . . . . . 29
Table 16. Loss of Lock Status Monitor and Control Registers . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 17. Output Driver Crosspoint Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . 34
Table 18. Example of Output Clock Frequency Sequencing Choice . . . . . . . . . . . . . . . . . . . 35
Table 19. Output Signal Format Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 20. Differential Output Voltage Swing Control Registers. . . . . . . . . . . . . . . . . . . . . . . . 38
Table 21. Differential Output Common Mode Voltage Control Registers . . . . . . . . . . . . . . . . 38
Table 22. Output Impedance and Drive Strength Selections . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 23. LVCMOS Drive Strength Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 24. LVCMOS Output Polarity Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 25. Output Polarity of OUTx and OUTx Pins in LVCMOS Mode. . . . . . . . . . . . . . . . . . 41
Table 26. Settings for LVDS, LVPECL, and HCSL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 27. Output Enable/Disable Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 28. Output Driver State Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 29. Synchronous Disable Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 30. Output Delay Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 31. OUTx VDD Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 32. Zero Delay Mode Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 33. Input Clock Selection in Zero Delay Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 34. Frequency Increment/Decrement Control Registers . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 35. I2C/SPI Register Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 36. SMBus Timeout Error Bit Indicators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 37. SPI Command Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 38. Recommended Crystals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 39. Recommended Oscillator Suppliers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 40. XAXB Frequency Offset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 41. XAXB External Clock Selection Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Rev. 1.0 7