ST STM8S Reference Manual page 7

RM0016
13.3.1
13.3.2
14 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
14.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
14.2 IWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
14.3 IWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
14.3.1
14.3.2
14.3.3
14.3.4
15 Window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
15.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
15.2 WWDG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
15.3 WWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
15.4 How to program the watchdog timeout . . . . . . . . . . . . . . . . . . . . . . . . . . 128
15.5 WWDG low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
15.6 Hardware watchdog option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
15.7 Using Halt mode with the WWDG (WWDGHALT option) . . . . . . . . . . . . 130
15.8 WWDG interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
15.9 WWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
15.9.1
15.9.2
15.10 Window watchdog register map and reset values . . . . . . . . . . . . . . . . . 131
16 Timer overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
16.1 Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
16.2 Glossary of timer signal names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
17 16-bit advanced control timer (TIM1) . . . . . . . . . . . . . . . . . . . . . . . . . . 136
17.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
17.2 TIM1 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
17.3 TIM1 time base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
17.3.1
Beeper control/status register (BEEP_CSR) . . . . . . . . . . . . . . . . . . . . 121
Beeper register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . 121
Key register (IWDG_KR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Prescaler register (IWDG_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Reload register (IWDG_RLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
IWDG register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Control register (WWDG_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Window register (WWDG_WR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Reading and writing to the 16-bit counter . . . . . . . . . . . . . . . . . . . . . . 140
Doc ID 14587 Rev 8
Contents
7/449