ST STM8S Reference Manual page 3

RM0016
4.5.3
4.6 Memory programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.6.1
4.6.2
4.6.3
4.6.4
4.6.5
4.7 ICP and IAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.8 Flash registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.8.1
4.8.2
4.8.3
4.8.4
4.8.5
4.8.6
4.8.7
4.8.8
4.8.9
5 Single wire interface module (SWIM) and debug module (DM) . . . . . 57
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.2 Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.3 SWIM modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
6 Interrupt controller (ITC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.1 ITC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.2 Interrupt masking and processing flow . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.2.1
6.2.2
6.3 Interrupts and low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.4 Activation level/low power mode control . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.5 Concurrent and nested interrupt management . . . . . . . . . . . . . . . . . . . . 63
6.5.1
6.5.2
6.6 External interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
6.7 Interrupt instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Enabling write access to option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Read-while-write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Word programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Block programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Option byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Flash control register 1 (FLASH_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . 51
Flash control register 2 (FLASH_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . 52
Flash complementary control register 2 (FLASH_NCR2) . . . . . . . . . . . 53
Flash protection register (FLASH_FPR) . . . . . . . . . . . . . . . . . . . . . . . . 54
Flash protection register (FLASH_NFPR) . . . . . . . . . . . . . . . . . . . . . . . 54
Flash program memory unprotecting key register (FLASH_PUKR) . . . 54
Data EEPROM unprotection key register (FLASH_DUKR) . . . . . . . . . . 55
Flash status register (FLASH_IAPSR) . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Flash register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Servicing pending interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Concurrent interrupt management mode . . . . . . . . . . . . . . . . . . . . . . . . 63
Nested interrupt management mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Doc ID 14587 Rev 8
Contents
3/449