Xilinx ML40 Series User Manual page 10

R
Table 8-2: PLB Master Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 8-3: DCR Slave Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Table 8-4: External Output Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Table 8-5: Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 8-6: Pixel Color Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 8-7: Control Registers (DCR Interface) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
10 www.xilinx.com ML40x EDK Processor Reference Design
UG082 (v5.0) June 30, 2006