Table 22. Pclk Configurations; Table 23. Digital Input Format Settings For Cs8404A (S2); Table 24. Data Selection Modes (Switch S3, Pld Version Ab-X) - Cirrus Logic CS492 Series Manual

PCLK Frequency
33.33 MHz
54 MHz
66.66 MHz
80 MHz
32 MHz
81 MHz
50 MHz
40 MHz

Table 22. PCLK Configurations

PLD DATA DATA
Mode SEL2 SEL1
0 LO LO
1 LO LO
2 LO HI
3 LO HI
4 HI LO
5 HI LO
6 HI HI
7 HI HI
48
J72 J67 J68
LO LO LO
LO LO HI
LO HI LO
LO HI HI
HI LO LO
HI LO HI
HI HI LO
HI HI HI
DATA CS492X/CS493XX
SEL0 CMPDAT
LO Data and Control lines accessed via J11 and J12
HI S/PDIF -- CS8414
LO PC
HI S/PDIF -- CS8414
LO S/PDIF -- CS8414
HI A/D -- CS5334
LO
HI

Table 24. Data Selection Modes (Switch S3, PLD Version AB-X)

CDB4923 CDB49300
M2 M1 M0
LO LO LO FSYNC & SCK Output
LO LO HI Left/Right, 16-24 Bits
LO HI LO Word Sync, 16-24 Bits
LO HI HI Reserved
HI LO LO
Left/Right, I
HI LO HI LSB Justified, 16 Bits
HI HI LO LSB Justified, 18 Bits
HI HI HI MSB Last, 16-24 Bits
Table 23. Digital Input Format settings for CS8404A
(S2)
CS492X/CS493XX
SDATAN1
A/D -- CS5334
A/D -- CS5334
S/PDIF -- CS8414
A/D -- CS5334
A/D -- CS5334
RESERVED
RESERVED
Audio Serial Port Format
2
S (default)
MCLK CONTROL
MASTER SOURCE
J12 or DSP J11 & J12
CS8414 J11 & J12
DSP PC
CS8414 PC
CS8414 PC
OSC/PLL PC
DS262DB2