Integra DTR-8.8 Service Manual page 100

QQ
3 7 63 1515 0
IC BLOCK DIAGRAMS AND TERMINAL DESCRIPTIONS -34
Q3451: ES29LV160ET-70TG (16 Mbit Flash Memory)
BLOCK DIAGRAM
Vcc
Vss
#
WE
RESET#
A<0:19>
TE
L 13942296513
CE#
OE#
BYTE#
PIN CONFIGURATION
A15
A14
A13
A12
A11
A10
A9
A8
A19
NC
WE#
RESET#
NC
NC
RY/BY#
A18
www
A17
A7
A6
A5
.
A4
A3
A2
A1
http://www.xiaoyu163.com
RY/BY#
Timer/
Vcc Detector
Counter
Write
Command
Register State
Machine
Chip Enable
Output Enable
Logic
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
x ao u163
y
19
20
i
21
22
23
24
http://www.xiaoyu163.com
2 9
8
Analog Bias
Generator
Sector Switches
Q Q
3 6 7 1 3
48-Pin Standard TSOP
ES29LV160
.
TX-NR905/NA905
9 4 2 8
DQ0-DQ15(A-1)
Input/Output
Buffers
Data Latch/
Sense Amps
Y-Decoder Y-Decoder
1 5 0 5 8 2 9 9 4
Cell Array
X-Decoder
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
m
33
32
31
co
30
29
28
27
26
25
9 9
2 8 9 9
A16
BYTE#
Vss
DQ15/A-1
DQ7
DQ14
DQ6
DQ13
DQ5
DQ12
DQ4
Vcc
DQ11
DQ3
DQ10
DQ2
DQ9
DQ1
DQ8
DQ0
OE#
Vss
CE#
A0