Advertisement
K4S643232E-TC60 / K4S643232E-TC70 (IC505) : SDRAM
1.Pin layout
VDD
1
86
VSS
DQ0
2
85
DQ15
VDDQ
3
84
VSSQ
DQ1
4
83
DQ14
DQ2
5
82
DQ13
VSSQ
6
81
VDDQ
DQ3
7
80
DQ12
DQ4
8
79
DQ11
VDDQ
9
78
VSSQ
DQ5
10
77
DQ10
DQ6
11
76
DQ9
VSSQ
12
75
VDDQ
DQ7
13
74
DQ8
N.C
14
73
N.C
VDD
15
72
VSS
DQM0
16
71
DQM1
WE
17
70
N.C
CAS
18
69
N.C
RAS
19
68
CLK
CS
20
67
CKE
N.C
21
66
A9
BA0
22
65
A8
BA1
23
64
A7
A10/AP
24
63
A6
A0
25
62
A5
A1
26
61
A4
A2
27
60
A3
DQM2
28
59
DQM3
VDD
29
58
VSS
N.C
30
57
N.C
DQ16
31
56
DQ31
VSSQ
32
55
VDDQ
DQ17
33
54
DQ30
DQ18
34
53
DQ29
VDDQ
35
52
VSSQ
DQ19
36
51
DQ28
DQ20
37
50
DQ17
VSSQ
38
49
VDDQ
DQ21
39
48
DQ26
DQ22
40
47
DQ25
VDDQ
41
46
VSSQ
DQ23
42
45
DQ24
VDD
43
44
VSS
3.Pin function
Symbol
CLK
System clock
CS
Chip select
CKE
Clock enable
A0~A10
Address
BA0,1
Bank select address
RAS
Row address strobe
CAS
Write enable
WE
Data input/output mask
DQM0~3
Data input/output
DQ0~31
Power supply/ground
VDD/VSS
Data output power/ground
VDDQ/VSSQ
Data output power/ground
N.C
No connection
2. Block diagram
Bank Select
CLK
ADD
LCKE
LRAS
LCBR
Timing Register
CLK
CKE
CS
Function
Data Input Register
512K
512K
512K
512K
Column Decoder
Latency & Burst Length
Programming Register
LWE
LCAS
RAS
CAS
WE
RX-DV5RSL
LWE
LDQM
32
32
DQI
32
32
LDQM
LWCBR
DQM
1-49
Advertisement
