Ita-3650G 數字 Dio 定義 （見 2.4.8; 配置順序; 函式呼叫參考 - Advantech ITA-3650G Series User Manual

6.1 ITA-3650G 數字 DIO 定義 （見 2.4.8）
6.2 配置順序
ITA-3650G 上板上走 LPC 匯流排的 GPIO 通過 Lattice CPLD 實現。
對此 CPLD GPIO IC 的設置和訪問需要通過訪問系統的 IO Space 來完成。
GPIO IO Space 和對應 GPIO 引腳的映射：
Port GPO : IO 0xC10~0xC12 (bit0-bit23)
Port GPI : IO 0xC13~0xC15 (bit0-bit23)
注！ ITA-3650G 的採用 48bit 的 CPLD 實現 GPIO 控制，一共 24 個 GPI 和 24 個
GPO。
如果某個 GPIO Pin 為 Input，可以從對應 IO Space register 的對應 bit 讀取相應的
Input 值
如果某個GPIO Pin 為Output， 可以往對應IO Space register的對應bit輸出Output值
6.3 函式呼叫參考
GPIO 類比代碼 （C 語言偽代碼）
往 GPO 4 輸出 High:
unsigned char data;
data = inportb(0xC10); // 先讀取對應 IO Space register value
data |= 0x08;
讀取 GPI 9 Input 值：
unsigned char data;
data = inportb(0xC14); // 先讀取對應 IO Space register value
if (data & 0x01); //00000001B，判斷 bit 0 的值
else
ITA-3650G 系列用戶手冊
0xC10:bit0~bit7 GPO(1~8)
0xC11:bit0~bit7 GPO(9~16)
0xC12:bit0~bit7 GPO(17~24)
0xC13:bit0~bit7 GPI(1~8)
0xC14:bit0~bit7 GPI(9~16)
0xC15:bit0~bit7 GPI(17~24)
//00001000B，設置 bit 03 為 '1'，代表輸出 High
outportb(0xC10, data); // 輸出 output value
High // 1 = High
Low // 0 = Low
R/W
R
2