Alpha Data ADM-PCIE-8K5-FH User Manual page 36

Page 32
Pin
Signal Name
Number
AL29 GP1_1V8_P
AE7 GTH_CLK_0_PIN_N
AE8 GTH_CLK_0_PIN_P
AA7 GTH_CLK_1_PIN_N
AA8 GTH_CLK_1_PIN_P
F9 GTH_CLK_2_PIN_N
F10 GTH_CLK_2_PIN_P
AK31
R11 INIT_B_1V8
G15 MEM_CLK_0_PIN_N
G16 MEM_CLK_0_PIN_P
AN22 MEM_CLK_1_PIN_N
AM22 MEM_CLK_1_PIN_P
H9 PCIE_REFCLK_1_PIN_N
H10 PCIE_REFCLK_1_PIN_P
AT9 PCIE_REFCLK_2_PIN_N
AT10 PCIE_REFCLK_2_PIN_P
AW3 PCIE_RX0_N
AW4 PCIE_RX0_P
AV1 PCIE_RX1_N
AV2 PCIE_RX1_P
AU3 PCIE_RX2_N
AU4 PCIE_RX2_P
AT1 PCIE_RX3_N
AT2 PCIE_RX3_P
AR3 PCIE_RX4_N
AR4 PCIE_RX4_P
AP1 PCIE_RX5_N
AP2 PCIE_RX5_P
AN3 PCIE_RX6_N
AN4 PCIE_RX6_P
AM1 PCIE_RX7_N
AM2 PCIE_RX7_P
AW7 PCIE_TX0_PIN_N
AW8 PCIE_TX0_PIN_P
Table 14 : Complete Pinout Table (continued on next page)
H/F
1.2 (External Term Provided)
1.2 (External Term Provided)
1.2 (External Term Provided)
1.2 (External Term Provided)
ADM-PCIE-8K5-FH User Manual
Bank Voltage
1.8 (NC by default)
MGT_CLK
MGT_CLK
MGT_CLK
MGT_CLK
MGT_CLK
MGT_CLK
1.8
1.8
MGT_CLK
MGT_CLK
MGT_CLK
MGT_CLK
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
MGT
Complete Pinout Table
ad-ug-1342_v1_0.pdf