AMD -K6-2/450 - MHz Processor Application Note page 96

Embedded AMD-K6™ Processors BIOS Design Guide
F
F/I Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
FCMOV Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
FCOMI Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Floating-Point State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
FLUSH# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Flush/Invalidate Command Bit . . . . . . . . . . . . . . . . . . . . . . . 37
G
Generate Special Bus Cycle Bit . . . . . . . . . . . . . . . . . . . . . . . 54
Generation/Family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
GSBC Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
I
I/O BASE Address Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
I/O Trap Dword
configuration at offset FFA4h (table). . . . . . . . . . . . . . . . 13
differences in AMD-K6™ processors . . . . . . . . . . . . . . . . 13
IBF Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
ID Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
INIT Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–9
Inquire Cycles
not supported during EPM stop grant state. . . . . . . . . . . 55
Instructions
3DNow! extensions test . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
3DNow! test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
CLI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
CPUID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
CPUID test. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
determining supported. . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
extended functions test . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62, 72
illegal exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
latencies. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
MMX extensions test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
MMX test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
new . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
POPFD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
PUSHFD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
RDMSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
RDTSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
SSE test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
standard function test . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
SYSCALL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
SYSENTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
SYSEXIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
SYSRET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15, 22
trapped I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
vendor check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
WBINVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
WRMSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Internal BF Divisor Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
IOBASE Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
K
KEN# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
L
L1 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
L2 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
associativity values (table) . . . . . . . . . . . . . . . . . . . . . . . . 80
data in EAX (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . 42, 51
organization (figure). . . . . . . . . . . . . . . . . . . . . . . . . . . 40, 48
sector and line organization (figure) . . . . . . . . . . . . . 41, 49
tag information in EAX . . . . . . . . . . . . . . . . . . . . . . . . 43, 52
tag or data location in EDX . . . . . . . . . . . . . . . . . . . . . 41, 50
tag writing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43, 53
84
Preliminary Information
Level-2 Cache Array Access Register (L2AAR)
model 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
model D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Linear Page Address Field . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
LINPAGE Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
LRU Byte (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43, 53
M
Machine Check Exception (MCE) Bit . . . . . . . . . . . . . . . . . . 16
Machine-Check Address Register (MCAR). . . . . . . . . . . . . . 16
Machine-Check Type Register (MCTR). . . . . . . . . . . . . . . . . 16
Memory
DRAM mode changes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
range restrictions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
refresh enabling. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
setup subroutines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30–31
uncacheable (UC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
valid masks and range sizes (table) . . . . . . . . . . . . . . . . . 32
write-combining (WC). . . . . . . . . . . . . . . . . . . . . . . . . . 30–31
Memory Type Range Registers (MTRRs) . . . . . . . . . . . . . . . 30
Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72, 75
Model 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Model 8 [7:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
‰
Model 8 [F:8] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
‰
Model 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Model D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Model-Specific Registers (MSRs) . . . . . . . . . . . . . . . . . . . 6, 14
AMD-K6™ family MSR differences (table) . . . . . . . . 14–15
AMD-K6™-2 processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
AMD-K6™-2E processor . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
AMD-K6™-2E+ processor . . . . . . . . . . . . . . . . . . . . . . . . . . 45
AMD-K6™E processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
AMD-K6™-III processor . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
AMD-K6™-IIIE+ processor . . . . . . . . . . . . . . . . . . . . . . . . . 45
enhanced power management register (EPMR) . . . . . . . 54
extended feature enable register (EFER) . . . . . . 18, 24, 39
level-2 cache array access register (L2AAR) . . . . . . . 40, 48
machine-check address register (MCAR) . . . . . . . . . . . . . 16
machine-check type register (MCTR) . . . . . . . . . . . . . . . . 16
model 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
model 8
model 8
model 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
model D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
page flush/invalidate register (PFIR) . . . . . . . . . . . . . . . . 36
processor state observability register (PSOR) . . . 34, 40, 46
standard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
SYSCALL/SYSRET target address register (STAR) . . . . 22
test register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
time stamp counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . 16
UC/WC cacheability control register (UWCCR) . . . . . . . 30
write handling control register (WHCR) . . . . . . . . . . 19, 27
MSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
MTRR0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MTRR1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
N
NA# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Name String . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
NMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
NOL2 Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
NW Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
O
Operating Frequency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Out-of-Order Write Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
23913A/0—November 2000
[7:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
‰
[F:8] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
‰