Analog Devices HSC-ADC-EVALA-SC Manual page 31

PCB SCHEMATIC (Continued)
VCC
C101 C102 C103 C104 C105
0.1µF 0.1µF 0.1µF 0.1µF 0.1µF
OPTION TO USE EXTRA BITS ON FIFO
J101
D1_17
1 2
J104
40 39
J102
D1_16
1 2
38 37
36 35
34 33
R101 R102
10kΩ 10kΩ
32 31
30 29
28 27
26 25
24 23
22 21
20 19
18 17
16 15
14 13
12 11
10 9
8 7
6 5
4 3
2 1
E101
E102
C106 C107 C108
0.1µF 0.1µF 0.1µF
J105
1 2
DUT_CLK1
J103
1 2
D1_15
D1_14
D1_13
D1_12
D1_11
D1_10
D1_9
D1_8
D1_7
D1_6
D1_5
D1_4
D1_3
D1_2
D1_1
D1_0
J107
CTRL_B
1 2
J106
CTRL_A
1 2
Figure 30. PCB Schematic (Continued)
HSC-ADC-EVALA-SC/HSC-ADC-EVALA-DC
VCC
WEN1 1
WEN
2
SEN
3
DNC
4
VCC
5
DNC
6
IW
7
GND
D1_17
8
D17
9
VCC
D1_16
10
D16
11
D15
12
D14
13
D13
14
GND
15
D12
16
D11
17
D10
18
D9
19
D8
20
VCC
U101
Rev. 0 | Page 31 of 44
DRAFTMAN MAY REORDER BIT ASSIGNMENTS ON FIFO TO SIMPLIFY LAYOUT
IDT72V283
TQFP80
TOP FIFO
60
RT
59
OE1
OE
58
VCC
57 Q17
Q17
56
Q16
Q16
55
GND
54
GND
53 Q15
Q15
52 Q14
Q14
51
VCC
50
Q13
Q13
49 Q12
Q12
48
GND
47
Q11
Q11
46
GND
45 Q10
Q10
44
VCC
43 Q9
Q9
42
Q8
Q8
41
Q7
Q7