ST STM32 Application Note page 3

AN4899
6 GPIO hardware guideline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1 Avoid floating unused pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.2 Cross-voltage domains leakage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.3 Voltage protection when no VDD is supplied . . . . . . . . . . . . . . . . . . . . . . 24
6.4 Open-drain output with no load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.5 Using the MCO clock output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.6 Debug pins have PU or PD by default . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
6.7 NRST pin cannot be used as enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
6.8 VBAT GPIO has limited current strength . . . . . . . . . . . . . . . . . . . . . . . . . 26
6.9 BOOT0 pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7 GPIO software guidelines for power optimization . . . . . . . . . . . . . . . . 27
7.1 Configure unused GPIO input as analog input . . . . . . . . . . . . . . . . . . . . . 27
7.2 Adapt GPIO speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
7.3 Disable GPIO register clock when not in use . . . . . . . . . . . . . . . . . . . . . . 27
7.4 Configure GPIO when entering low-power modes . . . . . . . . . . . . . . . . . . 27
7.5 Shutdown exit mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
8 GPIO selection guide and configuration . . . . . . . . . . . . . . . . . . . . . . . . 28
9 Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
AN4899 Rev 3
Contents
3/31
3