Table of Contents
Advertisement
Table 7. DDR Pinout
Signal
DDR_A0
DDR_A1
DDR_A2
DDR_A3
DDR_A4
DDR_A5
DDR_A6
DDR_A7
DDR_A8
DDR_A9
DDR_A10
DDR_A11
DDR_A12
DDR_A13
DDR_A14
DDR_CLK
DDR_CLK_N
DDR_CAS_N
DDR_CKE0
DDR_CKE1
DDR_CS0_N
DDR_CS1_N
DDR_BA0
DDR_BA1
DDR_BA2
DDR_QUSE0
DDR_QUSE1
DDR_QUSE2
DDR_QUSE3
DDR_RAS_N
DDR_WE_N
DDR_DQS0P
DDR_DQS0N
DDR_DQS1p
DDR_DQS1N
DDR_DQS2p
DDR_DQS2N
DDR_DQS3p
DDR_DQS3N
4.3.3 Unused Pins
Any unused signal pins can be left unconnected.
DG-04927-001_v01
Pin
Signal
A20
DDR_DM0
C24
DDR_DM1
D20
DDR_DM2
B20
DDR_DM3
F26
DDR_DQ0
C26
DDR_DQ1
C27
DDR_DQ2
F28
DDR_DQ3
A26
DDR_DQ4
A23
DDR_DQ5
D23
DDR_DQ6
C20
DDR_DQ7
C18
DDR_DQ8
E28
DDR_DQ9
C28
DDR_DQ10
E26
DDR_DQ11
E27
DDR_DQ12
H26
DDR_DQ13
A21
DDR_DQ14
C21
DDR_DQ15
E25
DDR_DQ16
C23
DDR_DQ17
B26
DDR_DQ18
A24
DDR_DQ19
B24
DDR_DQ20
G15
DDR_DQ21
G17
DDR_DQ22
A18
DDR_DQ23
B18
DDR_DQ24
B23
DDR_DQ25
F27
DDR_DQ26
E20
DDR_DQ27
D19
DDR_DQ28
F15
DDR_DQ29
F14
DDR_DQ30
F24
DDR_DQ31
E24
D10
E11
Advance Information – Subject to Change
NVIDIA CONFIDENTIAL
Tegra 200 Series Developer Board User Guide
Pin
F19
E15
G23
D9
F20
E18
D18
F18
F17
E21
D21
F21
E17
D15
F16
E14
F13
D16
D12
D13
F23
F25
H22
G25
F22
D24
H24
E23
F9
F12
E12
E9
F10
G8
F11
G9
23
Advertisement
Table of Contents
