Denon AVR-X1100W Service Manual page 140

A3V64S40GTP-60 (DIGITAL_DSP : IC783)
Block diagram
BLOCK DIAGRAM
4096 x 256 x 16
A0-11
Type Designation Code
A 3 V 64 S
PIN CONFIGURATION (TOP VIEW)
Vdd
DQ0
VddQ
DQ1
DQ2
VssQ
DQ3
DQ4
VddQ
DQ5
DQ6
VssQ
DQ7
Vdd
LDQM
/WE
/CAS
/RAS
/CS
BA0
BA1
A10(AP)
A0
A1
A2
A3
Vdd
CLK : Master Clock
CKE : Clock Enable
/CS : Chip Select
/RAS : Row Address Strobe
/CAS : Column Address Strobe
/WE : Write Enable
DQ0-15 : Data I/O
Revision 1.0
4096 x 256 x 16
4 0G TP - 60
PIN CONFIGURATION
(TOP VIEW)
Vss
1 54
DQ15
2 53
VssQ
3 52
DQ14
4 51
DQ13
5 50
VddQ
6 49
DQ12
7 48
DQ11
8 47
VssQ
9 46
DQ10
10 45
DQ9
11 44
VddQ
12 43
DQ8
13 42
Vss
14 41
NC
15 40
UDQM
16 39
CLK
17 38
CKE
18 37
NC
19 36
A11
20 35
A9
21 34
A8
22 33
A7
23 32
A6
24 31
A5
25 30
A4
26 29
Vss
27 28
U,LDQM : Output Disable / Write Mask
A0-11 : Address Input
BA0,1 : Bank Address
Vdd : Power Supply
64M Single Data Rate Synchronous DRAM
VddQ : Power Supply for Output
Vss : Ground
VssQ : Ground for Output
DQ0-15
Page 2/39
4096 x 256 x 16
75: 133MHz@CL=3
70: 143MHz@CL=3
Speed
60: 166MHz@CL=3
Package Type TP: TSOP II
Die Version 0G: Version 0G
I/O
4: x16
Configuration
Classification S: SDR
140
Density 64: 64Mb
A3V64S40GTP
Dec., 2012
4096 x 256 x 16
U,LDQM