Table of Contents
Advertisement
Schematic Diagrams
VGA Frame Buffer B
Frame Buffer Partition B
D
C98
*0.1u_10V_X7R_04
C23
*0.1u_10V_X7R_04
Sheet 19 of 42
VGA Frame Buffer
B
C
17
FBC_CLK0
17
FBC_CLK0#
B
A
B - 20 VGA Frame Buffer B
5
4
C514
C16
C18
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
FBVDDQ
C13
C197
C196
C437
C436
C19
C102
C446
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
FBVDDQ
C513
C101
C21
C10
C99
C100
C519
C440
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
U6
U27
FBVDDQ
FBC_CMD30
J3
B2
FBC_CMD30
J3
RAS
VDD
RAS
FBC_CMD15
K3
D9
FBC_CMD15
K3
FBC_CMD13
CAS
VDD
FBC_CMD13
CAS
L3
G7
L3
WE
VDD
WE
FBC_CMD0
L2
K2
FBC_CMD0
L2
CS
VDD
CS
K8
VDD
N1
VDD
FBC_CMD9
N3
N9
FBC_CMD9
N3
FBC_CMD11
A0
VDD
FBC_CMD11
A0
P7
R1
P7
FBC_CMD8
P3
A1
VDD
R9
FBC_CMD8
P3
A1
A2
VDD
A2
FBC_CMD25
N2
FBC_CMD25
N2
FBC_CMD10
A3
FBC_CMD10
A3
P8
A1
P8
FBC_CMD24
P2
A4
VDDQ
A8
FBC_CMD24
P2
A4
A5
VDDQ
A5
FBC_CMD22
R8
C1
FBC_CMD22
R8
FBC_CMD7
A6
VDDQ
FBC_CMD7
A6
R2
C9
R2
A7
VDDQ
A7
FBC_CMD21
T8
D2
FBC_CMD21
T8
A8
VDDQ
A8
FBC_CMD6
R3
E9
FBC_CMD6
R3
FBC_CMD29
A9
VDDQ
FBC_CMD29
A9
L7
F1
L7
A10
VDDQ
A10
FBC_CMD23
R7
H2
FBC_CMD23
R7
A11
VDDQ
A11
FBC_CMD28
N7
H9
FBC_CMD28
N7
FBC_CMD20
A12
VDDQ
FBC_CMD20
A12
T3
T3
A13
A13
FBC_CMD4
T7
FBC_CMD4
T7
FBC_CMD14
A14/NC6
FBC_CMD14
A14/NC6
M7
M7
A15/NC5
A15/NC5
A9
FBC_CMD12
VSS
FBC_CMD12
M2
B3
M2
FBC_CMD27
N8
BA0
VSS
E1
FBC_CMD27
N8
BA0
BA1
VSS
BA1
FBC_CMD26
M3
G8
FBC_CMD26
M3
BA2
VSS
BA2
J2
VSS
J8
VSS
M1
FBC_CMD3
VSS
FBC_CMD3
K9
M9
K9
FBC_CLK0
J7
CKE
VSS
P1
FBC_CLK0
FBC_CLK0
J7
CKE
CK
VSS
CK
FBC_CLK0#
K7
P9
FBC_CLK0#
K7
CK
VSS
CK
T1
VSS
J1
T9
J1
R33
NC1
VSS
NC1
J9
J9
NC2
NC2
L1
B1
*160_1%_04
L1
NC3
VSSQ
NC3
L9
B9
L9
NC4
VSSQ
NC4
D1
FBC_CLK0#
VSSQ
D8
VSSQ
E2
FBC_CMD5
VSSQ
FBC_CMD5
T2
E8
FBVDDQ
T2
RESET
VSSQ
RESET
F9
VSSQ
FBC_CMD2
K1
G1
FBC_CMD2
K1
ODT
VSSQ
ODT
G9
FBC_ZQ0
L8
VSSQ
FBC_ZQ1
L8
R397
ZQ
ZQ
16mil
*1.1K_1%_04
<500mil
R113
H1
FBC_VREF0
R399
VREFDQ
M8
VREFCA
*243_1%_04
*243_1%_04
C443
R396
*0.01u_16V_X7R_04
*1.1K_1%_04
FBC_D12
E3
D7
FBC_D5
FBC_D27
E3
FBC_D9
DQL0
DQU0
FBC_D1
FBC_D28
DQL0
F7
C3
F7
FBC_D15
F2
DQL1
DQU1
C8
FBC_D7
FBC_D26
F2
DQL1
DQL2
DQU2
DQL2
FBC_D8
F8
C2
FBC_D3
FBC_D29
F8
FBC_D13
DQL3
DQU3
FBC_D4
FBC_D24
DQL3
H3
A7
H3
FBC_D11
H8
DQL4
DQU4
A2
FBC_D0
FBC_D30
H8
DQL4
DQL5
DQU5
DQL5
FBC_D14
G2
B8
FBC_D6
FBC_D25
G2
FBC_D10
DQL6
DQU6
FBC_D2
FBC_D31
DQL6
H7
A3
H7
DQL7
DQU7
DQL7
FBCDQM1
E7
D3
FBCDQM0
FBCDQM3
E7
FBCDQS_WP1
F3
DML
DMU
C7
FBCDQS_WP0
FBCDQS_WP3
F3
DML
DQSL
DQSU
DQSL
FBCDQS_RN1
G3
B7
FBCDQS_RN0
FBCDQS_RN3
G3
DQSL
DQSU
DQSL
*K4W2G1646E-BY11
*K4W2G1646E-BY11
5
4
3
C63
C441
C445
C444
C442
C516
C515
C438
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
FBC_CMD[31:0]
17
FBC_CMD[31:0]
C195
C517
C194
C15
FBC_D[63:0]
17
FBC_D[63:0]
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
FBCDQM[7:0]
17
FBCDQM[7:0]
FBCDQS_WP[7:0]
17
FBCDQS_WP[7:0]
FBCDQS_RN[7:0]
17
FBCDQS_RN[7:0]
C435
C520
C439
C199
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
U11
FBVDDQ
FBVDDQ
B2
VDD
D9
FBC_CMD30
J3
B2
VDD
FBC_CMD15
RAS
VDD
G7
K3
D9
VDD
CAS
VDD
K2
FBC_CMD13
L3
G7
VDD
FBC_CMD16
WE
VDD
K8
L2
K2
VDD
N1
CS
VDD
K8
VDD
VDD
N9
N1
VDD
FBC_CMD9
VDD
R1
N3
N9
VDD
R9
FBC_CMD11
P7
A0
VDD
R1
VDD
A1
VDD
FBC_CMD8
P3
R9
FBC_CMD25
A2
VDD
A1
N2
VDDQ
A8
FBC_CMD10
P8
A3
A1
VDDQ
A4
VDDQ
C1
FBC_CMD24
P2
A8
VDDQ
FBC_CMD22
A5
VDDQ
C9
R8
C1
VDDQ
A6
VDDQ
D2
FBC_CMD7
R2
C9
VDDQ
A7
VDDQ
E9
FBC_CMD21
T8
D2
VDDQ
FBC_CMD6
A8
VDDQ
F1
R3
E9
VDDQ
A9
VDDQ
H2
FBC_CMD29
L7
F1
VDDQ
A10
VDDQ
H9
FBC_CMD23
R7
H2
VDDQ
FBC_CMD28
A11
VDDQ
N7
H9
A12
VDDQ
FBC_CMD20
T3
FBC_CMD4
A13
T7
FBC_CMD14
A14/NC6
M7
A15/NC5
A9
VSS
B3
A9
VSS
E1
FBC_CMD12
M2
VSS
B3
VSS
BA0
VSS
G8
FBC_CMD27
N8
E1
VSS
FBC_CMD26
BA1
VSS
J2
M3
G8
VSS
J8
BA2
VSS
J2
VSS
VSS
M1
J8
VSS
VSS
M9
M1
VSS
P1
FBC_CMD19
K9
VSS
M9
FBC_CLK1
VSS
CKE
VSS
P9
FBC_CLK1
J7
P1
VSS
17
FBC_CLK1
FBC_CLK1#
CK
VSS
T1
K7
P9
VSS
17
FBC_CLK1#
CK
VSS
T9
T1
VSS
VSS
J1
T9
NC1
VSS
B1
J9
VSSQ
NC2
B9
L1
B1
VSSQ
NC3
VSSQ
D1
L9
B9
FBC_CLK1#
VSSQ
D8
NC4
VSSQ
D1
VSSQ
VSSQ
E2
D8
VSSQ
VSSQ
E8
E2
VSSQ
FBC_CMD5
VSSQ
F9
T2
E8
FBVDDQ
VSSQ
RESET
VSSQ
G1
F9
VSSQ
FBC_CMD18
VSSQ
G9
K1
G1
VSSQ
ODT
VSSQ
G9
VSSQ
16mil
FBC_ZQ2
L8
16mil
ZQ
<500mil
<500mil
H1
FBC_VREF0
VREFDQ
FBC_VREF1
M8
R208
H1
VREFCA
VREFDQ
M8
VREFCA
*243_1%_04
C512
*0.01u_16V_X7R_04
D7
FBC_D18
DQU0
FBC_D20
FBC_D52
FBC_D44
C3
E3
D7
DQU1
C8
FBC_D17
FBC_D49
F7
DQL0
DQU0
C3
FBC_D43
DQU2
DQL1
DQU1
C2
FBC_D23
FBC_D55
F2
C8
FBC_D46
DQU3
FBC_D16
FBC_D48
DQL2
DQU2
FBC_D42
A7
F8
C2
DQU4
A2
FBC_D22
FBC_D53
H3
DQL3
DQU3
A7
FBC_D41
DQU5
DQL4
DQU4
B8
FBC_D19
FBC_D51
H8
A2
FBC_D40
DQU6
FBC_D21
FBC_D54
DQL5
DQU5
FBC_D47
A3
G2
B8
DQU7
DQL6
DQU6
FBC_D50
H7
A3
FBC_D45
DQL7
DQU7
D3
FBCDQM2
DMU
C7
FBCDQS_WP2
FBCDQM6
E7
D3
FBCDQM5
DQSU
DML
DMU
B7
FBCDQS_RN2
FBCDQS_WP6
F3
C7
FBCDQS_WP5
DQSU
FBCDQS_RN6
DQSL
DQSU
FBCDQS_RN5
G3
B7
DQSL
DQSU
*K4W2G1646E-BY11
3
2
1
FBVDDQ
C14
*1u_6.3V_X5R_04
FBVDDQ
C20
C198
C193
C17
C518
*0.1u_10V_X7R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
FBVDDQ
C200
C22
C487
C12
C11
*0.1u_10V_X7R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
U33
FBVDDQ
SDDR3_BGA96
GF1XX
FBC_CMD30
J3
B2
0..31
32..63
FBC_CMD15
RAS
VDD
K3
D9
CMD0
CS0#
CAS
VDD
FBC_CMD13
L3
G7
CMD1
FBC_CMD16
WE
VDD
L2
K2
CMD2
ODT
CS
VDD
K8
CMD3
CKE
VDD
N1
CMD4
A14
A14
FBC_CMD9
VDD
N3
N9
CMD5
RST
RST
FBC_CMD11
P7
A0
VDD
R1
CMD6
A9
A9
A1
VDD
FBC_CMD8
P3
R9
CMD7
A7
A7
FBC_CMD25
A2
VDD
N2
CMD8
A2
A2
FBC_CMD10
P8
A3
A1
CMD9
A0
A0
A4
VDDQ
FBC_CMD24
P2
A8
CMD10
A4
A4
FBC_CMD22
A5
VDDQ
R8
C1
CMD11
A1
A1
A6
VDDQ
FBC_CMD7
R2
C9
CMD12
BA0
BA0
A7
VDDQ
FBC_CMD21
T8
D2
CMD13
WE#
WE#
FBC_CMD6
A8
VDDQ
R3
E9
CMD14
A15
A15
A9
VDDQ
FBC_CMD29
L7
F1
CMD15
CAS#
CAS#
A10
VDDQ
FBC_CMD23
R7
H2
CMD16
CS0#
FBC_CMD28
A11
VDDQ
N7
H9
CMD17
A12
VDDQ
FBC_CMD20
T3
CMD18
ODT
FBC_CMD4
A13
T7
CMD19
CKE
FBC_CMD14
A14/NC6
M7
CMD20
A13
A13
A15/NC5
CMD21
A8
A8
A9
CMD22
A6
A6
FBC_CMD12
M2
VSS
B3
CMD23
A11
A11
BA0
VSS
FBC_CMD27
N8
E1
CMD24
A5
A5
FBC_CMD26
BA1
VSS
M3
G8
CMD25
A3
A3
BA2
VSS
J2
CMD26
BA2
BA2
VSS
J8
CMD27
BA1
BA1
VSS
M1
CMD28
A12
A12
FBC_CMD19
K9
VSS
M9
CMD29
A10
A10
CKE
VSS
FBC_CLK1
J7
P1
CMD30
RAS#
RAS#
FBC_CLK1#
CK
VSS
K7
P9
CK
VSS
T1
R212
VSS
J1
T9
NC1
VSS
*160_1%_04
J9
NC2
L1
B1
NC3
VSSQ
L9
B9
NC4
VSSQ
D1
VSSQ
D8
VSSQ
E2
FBC_CMD5
VSSQ
T2
E8
RESET
VSSQ
F9
FBC_CMD18
VSSQ
K1
G1
ODT
VSSQ
G9
VSSQ
R543
FBC_ZQ3
L8
16mil
ZQ
<500mil
*1.1K_1%_04
FBC_VREF1
R488
H1
VREFDQ
M8
VREFCA
*243_1%_04
R544
*1.1K_1%_04
FBC_D32
FBC_D59
E3
D7
FBC_D37
F7
DQL0
DQU0
C3
FBC_D61
DQL1
DQU1
FBC_D34
F2
C8
FBC_D58
FBC_D36
DQL2
DQU2
FBC_D63
F8
C2
FBC_D35
H3
DQL3
DQU3
A7
FBC_D57
DQL4
DQU4
FBC_D38
H8
A2
FBC_D62
FBC_D33
DQL5
DQU5
FBC_D56
G2
B8
DQL6
DQU6
FBC_D39
H7
A3
FBC_D60
DQL7
DQU7
FBCDQM4
E7
D3
FBCDQM7
DML
DMU
FBCDQS_WP4
F3
C7
FBCDQS_WP7
FBCDQS_RN4
DQSL
DQSU
FBCDQS_RN7
G3
B7
DQSL
DQSU
*K4W2G1646E-BY11
! ! ! !!DMFWP!DP/
! ! ! !!DMFWP!DP/
! ! ! !!DMFWP!DP/
Title
Title
Title
[19] VGA Frame Buffer C
[19] VGA Frame Buffer C
[19] VGA Frame Buffer C
Size
Size
Size
Document Number
Document Number
Document Number
6-71-W8400-D04A
A2
A2
A2
SCHEMATIC1
SCHEMATIC1
SCHEMATIC1
17,18,37
FBVDDQ
Date:
Date:
Date:
Friday, July 11, 2014
Friday, July 11, 2014
Friday, July 11, 2014
Sheet
Sheet
Sheet
2
1
D
C
B
A
Rev
Rev
Rev
1.0
1.0
1.0
19
19
19
of
of
of
42
42
42
Advertisement
Table of Contents
Need help?
Do you have a question about the ARMADILLO 2 W840AU and is the answer not in the manual?