Table of Contents
Advertisement
4-Contents
Simulated I/O Configuration . . . . . . . . . . . . . . . . . . . . 4-20
Limitations and Considerations . . . . . . . . . . . . . . . . . . 4-22
Clock Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-22
Step Command to Internal RAM . . . . . . . . . . . . . . . . 4-22
DMA Support . . . . . . . . . . . . . . . . . . . . . . . . . . 4-22
Step Command with Foreground Monitor . . . . . . . . . . . 4-22
Step Command and Interrupts . . . . . . . . . . . . . . . . . 4-23
Emulation Commands in Stop/Wait Mode . . . . . . . . . . . 4-23
RDY/HOLD Input in Background Cycles . . . . . . . . . . . 4-23
Accessing External Memory Area in SFR . . . . . . . . . . . 4-23
High Speed Bus Mode . . . . . . . . . . . . . . . . . . . . . 4-23
Stack Address . . . . . . . . . . . . . . . . . . . . . . . . . . 4-23
Evaluation Chip . . . . . . . . . . . . . . . . . . . . . . . . . 4-23
A
Assemble and Link the Monitor . . . . . . . . . . . . . . . . . A-3
Modifying Location Declaration Statement . . . . . . . . . . . A-3
Load the Program Code . . . . . . . . . . . . . . . . . . . . . . A-6
Running User Program . . . . . . . . . . . . . . . . . . . . . . A-6
Step Command . . . . . . . . . . . . . . . . . . . . . . . . . . A-7
Synchronized measurements . . . . . . . . . . . . . . . . . . . A-7
. . . . . . . . . . . . . 4-20
. . . . . . . . . . . . . . . . . 4-20
. . . . . . . . . . . . . . . . . . . . . . 4-20
. . . . . . . . . . . . . . . . . . . . . 4-21
. . . . . . . . . . . . . . . . . . . . 4-22
. . . . . . . . . . . . . . . . . . . . . . 4-22
. . . . . . . . . . . . . . . 4-22
. . . . . . . . . . . . . . . . . . . . . . . 4-23
. . . . . 4-19
. . . . 4-19
Advertisement
Table of Contents
