Pioneer PDP-5050SX Service Manual page 200

1
HY57V643220CT-7 (MAIN BOARD ASSY : IC7001, IC7002)
A
(or K4S643232H-TC60-K)
• Synchronous DRAM
Block Diagram
CLK
CKE
CS
B
RAS
CAS
WE
DQM0
DQM1
DQM2
DQM3
C
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
D
BA0
BA1
E
F
200
1
2
Self Reflesh Logic Reflesh
& Timer Counter
68
Row Active
Row
Pre
67
Decoder
20
19
18
17
16
Column
Active
71
Column
28
Pre
Decoder
29
Column
Add
Counter
Bank Select
25
Address
26
Register
27
60
Burst
Counter
61
62
63
64
65
66
24
22
CAS Latency
Mode Register
23
PDP-5050SX
2
3
512 k × 32 Bank 3
512 k × 32 Bank 2
512 k × 32 Bank 1
512 k × 32 Bank 0
Memory
Cell
Array
Y Decoder
Pipe Line Control
Data Out Control
3
4
2 DQ0
4 DQ1
5 DQ2
7 DQ3
8 DQ4
10 DQ5
11 DQ6
13 DQ7
74 DQ8
76 DQ9
77 DQ10
79 DQ11
80 DQ12
82 DQ13
83 DQ14
85 DQ15
31 DQ16
33 DQ17
34 DQ18
36 DQ19
37 DQ20
39 DQ21
40 DQ22
42 DQ23
45 DQ24
47 DQ25
48 DQ26
50 DQ27
51 DQ28
53 DQ29
54 DQ30
56 DQ31
4