Ddr3 So-Dimm_0; Ddr3 So-Dimm_1 - Clevo S3100 Service Manual

Table of Contents

Advertisement

DDR3 SO-DIMM_0

SO-DIMM A
5
M_A_A[15:0]
M_A_A0
M_A_A1
M_A_A2
M_A_A3
M_A_A4
M_A_A5
M_A_A6
M_A_A7
Layout Note:
M_A_A8
M_A_A9
signal/space /signal:
M_A_A10
M_A_A11
8 / 4 / 8
M_A_A12
M_A_A13
M_A_A14
M_A_A15
5
M_A_BS0
5
M_A_BS1
5
M_A_BS2
5
M_CS#0
5
M_CS#1
5
M_CLK_DDR0
5
M_CLK_DDR#0
5
M_CLK_DDR1
5
M_CLK_DDR#1
5
M_CKE0
5
M_CKE1
5
M_A_CAS#
5
M_A_RAS#
5
M_A_WE#
SA0_DIM0
SA1_DIM0
2,11
CLK_SCLK
2,11
CLK_SDATA
3.3VS
5
M_ODT0
5
M_ODT1
5
M_A_DM[7:0]
M_A_DM0
RN10
M_A_DM1
10K_8P4R_04
1
8
SA1_DIM1
M_A_DM2
SA1_DIM1 11
2
7
SA0_DIM1
M_A_DM3
SA0_DIM1 11
3
6
SA1_DIM0
M_A_DM4
4
5
SA0_DIM0
M_A_DM5
M_A_DM6
M_A_DM7
5
M_A_DQS[7:0]
M_A_DQS0
M_A_DQS1
M_A_DQS2
M_A_DQS3
M_A_DQS4
M_A_DQS5
M_A_DQS6
M_A_DQS7
5
M_A_DQS#[7:0]
M_A_DQS#0
M_A_DQS#1
M_A_DQS#2
M_A_DQS#3
M_A_DQS#4
M_A_DQS#5
M_A_DQS#6
M_A_DQS#7
1.5V
+
C210
+
C152
C203
C148
220U_4V_D
220U_4V_D
10U_6.3V_X5R_06
10U_6.3V_X5R_06
1.5V
C200
C199
C201
C198
C197
0.1u_10V_X7R_04
0.1u_10V_X7R_04
*0.1u_10V_X7R_04
0.1u_10V_X7R_04
*0.1u_10V_X7R_04
VTT_MEM
C124
C141
C137
C138
C140
10U_6.3V_X5R_06
*1U_6.3V_X5R_04
1U_6.3V_X5R_04
1U_6.3V_X5R_04
*1U_6.3V_X5R_04
CHANGE TO STANDARD
JDIMM1A
M_A_DQ[63:0] 5
98
5
M_A_DQ0
A0
DQ0
97
7
M_A_DQ1
A1
DQ1
96
15
M_A_DQ2
95
A2
DQ2
17
M_A_DQ3
A3
DQ3
92
4
M_A_DQ4
A4
DQ4
91
6
M_A_DQ5
A5
DQ5
90
16
M_A_DQ6
A6
DQ6
86
18
M_A_DQ7
89
A7
DQ7
21
M_A_DQ8
A8
DQ8
85
23
M_A_DQ9
A9
DQ9
107
33
M_A_DQ10
A10/AP
DQ10
84
35
M_A_DQ11
A11
DQ11
83
22
M_A_DQ12
A12/BC#
DQ12
119
24
M_A_DQ13
80
A13
DQ13
34
M_A_DQ14
A14
DQ14
78
36
M_A_DQ15
A15
DQ15
39
M_A_DQ16
DQ16
109
41
M_A_DQ17
BA0
DQ17
108
51
M_A_DQ18
BA1
DQ18
79
53
M_A_DQ19
114
BA2
DQ19
40
M_A_DQ20
S0#
DQ20
121
42
M_A_DQ21
S1#
DQ21
101
50
M_A_DQ22
CK0
DQ22
103
52
M_A_DQ23
CK0#
DQ23
102
57
M_A_DQ24
CK1
DQ24
104
59
M_A_DQ25
CK1#
DQ25
73
67
M_A_DQ26
CKE0
DQ26
74
69
M_A_DQ27
CKE1
DQ27
115
56
M_A_DQ28
CAS#
DQ28
110
58
M_A_DQ29
RAS#
DQ29
113
68
M_A_DQ30
WE#
DQ30
197
70
M_A_DQ31
SA0
DQ31
201
129
M_A_DQ32
20mils
SA1
DQ32
202
131
M_A_DQ33
SCL
DQ33
200
141
M_A_DQ34
SDA
DQ34
143
M_A_DQ35
DQ35
116
130
M_A_DQ36
120
ODT0
DQ36
132
M_A_DQ37
9
MVREF_DQ_DIM0
ODT1
DQ37
140
M_A_DQ38
DQ38
11
142
M_A_DQ39
DM0
DQ39
28
147
M_A_DQ40
DM1
DQ40
46
149
M_A_DQ41
DM2
DQ41
63
157
M_A_DQ42
136
DM3
DQ42
159
M_A_DQ43
DM4
DQ43
153
146
M_A_DQ44
DM5
DQ44
170
148
M_A_DQ45
DM6
DQ45
187
158
M_A_DQ46
DM7
DQ46
160
M_A_DQ47
DQ47
12
163
M_A_DQ48
29
DQS0
DQ48
165
M_A_DQ49
DQS1
DQ49
47
175
M_A_DQ50
DQS2
DQ50
64
177
M_A_DQ51
DQS3
DQ51
137
164
M_A_DQ52
DQS4
DQ52
154
166
M_A_DQ53
171
DQS5
DQ53
174
M_A_DQ54
DQS6
DQ54
188
176
M_A_DQ55
DQS7
DQ55
181
M_A_DQ56
DQ56
10
183
M_A_DQ57
DQS0#
DQ57
27
191
M_A_DQ58
45
DQS1#
DQ58
193
M_A_DQ59
DQS2#
DQ59
62
180
M_A_DQ60
DQS3#
DQ60
135
182
M_A_DQ61
DQS4#
DQ61
152
192
M_A_DQ62
DQS5#
DQ62
169
194
M_A_DQ63
DQS6#
DQ63
186
DQS7#
AS0A621-U2SN-7F
C202
C204
C205
C206
C208
*10U_6.3V_X5R_06
1U_6.3V_X5R_04
*1U_6.3V_X5R_04
*1U_6.3V_X5R_04
1U_6.3V_X5R_04
C271
C272
C273
C270
C209
*0.1u_10V_X7R_04
*0.1u_10V_X7R_04
0.1u_10V_X7R_04
0.1u_10V_X7R_04
*0.1u_10V_X7R_04
JDIMM1B
1.5V
75
VDD1
VSS16
76
VDD2
VSS17
81
82
VDD3
VSS18
VDD4
VSS19
87
VDD5
VSS20
88
VDD6
VSS21
93
VDD7
VSS22
94
VDD8
VSS23
99
3.3VS
100
VDD9
VSS24
20mils
VDD10
VSS25
105
VDD11
VSS26
106
VDD12
VSS27
111
C139
C123
VDD13
VSS28
112
VDD14
VSS29
117
1U_6.3V_X5R_04
0.1u_10V_X7R_04
118
VDD15
VSS30
VDD16
VSS31
123
VDD17
VSS32
124
VDD18
VSS33
VSS34
199
VDDSPD
VSS35
VSS36
3.3VS
77
NC1
VSS37
122
NC2
VSS38
125
R115
10K_04
NCTEST
VSS39
VSS40
198
4,11
TS#_DIMM0_1
EVENT#
VSS41
30
4,11
DDR3_DRAMRST#
RESET#
VSS42
VSS43
C360
1U_6.3V_X5R_04
VSS44
Z1001
1
C361
0.1u_10V_X7R_04
VREF_DQ
VSS45
126
VREF_CA
VSS46
VSS47
R212
*0_04
R211
0_04
VSS48
2
VSS1
VSS49
MVREF_DIM0
3
VSS2
VSS50
8
C150
1U_6.3V_X5R_04
VSS3
VSS51
9
C149
0.1u_10V_X7R_04
VSS4
VSS52
13
14
VSS5
VSS6
19
VSS7
20
VSS8
25
VSS9
26
VSS10
VTT1
31
32
VSS11
VTT2
VSS12
37
VSS13
38
VSS14
43
VSS15
AS0A621-U2SN-7F
CLOSE TO SO-DIMM_0
MVREF_DIM0
R128
1K_1%_04
1.5V
C207
+
C274
R127
*1U_6.3V_X5R_04
220U_4V_D
1K_1%_04
4,9,11,21,23,30,31,32
2,4,11,12,13,14,15,16,17,18,19,20,21,23,24,25,26,27,28,29,30,31,35,36
Schematic Diagrams
44
48
49
54
55
60
61
65
66
71
72
127
128
133
134
138
139
144
Sheet 10 of 43
145
150
151
155
DDR3 SO-DIMM_0
156
161
162
167
168
172
173
178
179
184
185
189
190
195
196
VTT_MEM
203
204
GND1
G1
GND2
G2
C151
0.1u_10V_X7R_04
1.5V
11,32
VTT_MEM
3.3VS
DDR3 SO-DIMM_0 B - 11

Hide quick links:

Advertisement

Table of Contents
loading

This manual is also suitable for:

S3100m

Table of Contents