Hitachi KP-FM500WCL Operation Manual page 37

（3）Full Configuration
（ａ）8bit
D.OUT1
TXCLKOUT
TXOUT 3
TXOUT 2
TXOUT 1
TXOUT 0
D.OUT2
TYCLKOUT
TYOUT 3
TYOUT 2
TYOUT 1
TYOUT 0
TZCLKOUT
TZOUT 3
TZOUT 2
TZOUT 1
TZOUT 0
T 11.765 ns (85MHz) or 16.667ns (60MHz)
CLK
Previous Cycle
DA7-1 DA6-1 N.U.
DC3-1 DC2-1 N.U.
DB2-1 DB1-1 DC1
DA1-1 DA0-1 DB0
T 11.765 ns (85MHz) or 16.667ns (60MHz)
CLK
Previous Cycle
DD7-1 DD6-1 N.U.
DF3-1 DF2-1 N.U.
DE2-1 DE1-1 DF1
DD1-1 DD0-1 DE0
T 11.765 ns (85MHz) or 16.667ns (60MHz)
CLK
Previous Cycle
DG7-1 DG6-1 N.U.
N.U. N.U. N.U.
DH2-1 DH1-1 N.U.
DG1-1 DG0-1 DH0
Next Cycle
DC7 DC6 DB7
FVAL LVAL DC5
DC0 DB5 DB4
DA5 DA4 DA3
Next Cycle
DF7 DF6 DE7
FVAL LVAL DF5
DF0 DE5 DE4
DD5 DD4 DD3
Next Cycle
N.U. N.U. DH7
FVAL LVAL N.U.
N.U. DH5 DH4
DG5 DG4 DG3
DB6 DA7 DA6
DC4 DC3 DC2
DB3 DB2 DB1
DA2 DA1 DA0
N.U.: Not Used
DE6 DD7 DD6
DF4 DF3 DF2
DE3 DE2 DE1
DD2 DD1 DD0
N.U.: Not Used
DH6 DG7 DG6
N.U. N.U. N.U.
DH3 DH2 DH1
DG2 DG1 DG0
N.U.: Not Used
28