Aaeon EPIC-QM77 Manual page 135

Epic board. intel core i7/i5/i3/celeron processor supports ddr3/l 1333/1600 memory 18/24-bit single/dual channel lvds crt, dvi-i, hdmi 2 usb 3.0, 4 usb2.0, 6 coms, 2 sata 16-bit digital i/o co-lay with lpt
Table of Contents

Advertisement

E P I C B o a r d
E P I C - Q M 7 7
************************************************************************************
// Digital Output control relative definition (Please reference to Table 3) 
#define byte    DOutput11LDN    // This parameter is represented from Note27‐1 
#define byte    DOutput11Reg    // This parameter is represented from Note28‐1 
#define byte    DOutput11Bit    // This parameter is represented from Note29‐1 
#define byte    DOutput11Val    // This parameter is represented from Note30‐1 
#define byte    DOutput12LDN    // This parameter is represented from Note31‐1 
#define byte    DOutput12Reg    // This parameter is represented from Note32‐1 
#define byte    DOutput12Bit    // This parameter is represented from Note33‐1 
#define byte    DOutput12Val    // This parameter is represented from Note34‐1 
#define byte    DOutput13LDN    // This parameter is represented from Note35‐1 
#define byte    DOutput13Reg    // This parameter is represented from Note36‐1 
#define byte    DOutput13Bit    // This parameter is represented from Note37‐1 
#define byte    DOutput13Val    // This parameter is represented from Note38‐1 
#define byte    DOutput14LDN    // This parameter is represented from Note39‐1 
#define byte    DOutput14Reg    // This parameter is represented from Note40‐1 
#define byte    DOutput14Bit    // This parameter is represented from Note41‐1 
#define byte    DOutput14Val    // This parameter is represented from Note42‐1 
#define byte    DOutput15LDN    // This parameter is represented from Note43‐1 
#define byte    DOutput15Reg    // This parameter is represented from Note44‐1 
#define byte    DOutput15Bit    // This parameter is represented from Note45‐1 
#define byte    DOutput15Val    // This parameter is represented from Note46‐1 
#define byte    DOutput16LDN    // This parameter is represented from Note47‐1 
#define byte    DOutput16Reg    // This parameter is represented from Note48‐1 
#define byte    DOutput16Bit    // This parameter is represented from Note49‐1 
#define byte    DOutput16Val    // This parameter is represented from Note50‐1 
#define byte    DOutput17LDN    // This parameter is represented from Note51‐1 
#define byte    DOutput17Reg    // This parameter is represented from Note52‐1 
#define byte    DOutput17Bit    // This parameter is represented from Note53‐1 
#define byte    DOutput17Val    // This parameter is represented from Note54‐1 
#define byte    DOutput18LDN    // This parameter is represented from Note55‐1 
#define byte    DOutput18Reg    // This parameter is represented from Note56‐1 
#define byte    DOutput18Bit    // This parameter is represented from Note57‐1 
#define byte    DOutput18Val    // This parameter is represented from Note58‐1
************************************************************************************
D-9
Appendix D Electrical Specifications for I/O Ports

Advertisement

Table of Contents
loading

Table of Contents