Watchdog Timer Initial Program - Aaeon EPIC-QM77 Manual

Epic board. intel core i7/i5/i3/celeron processor supports ddr3/l 1333/1600 memory 18/24-bit single/dual channel lvds crt, dvi-i, hdmi 2 usb 3.0, 4 usb2.0, 6 coms, 2 sata 16-bit digital i/o co-lay with lpt
Table of Contents

Advertisement

E P I C B o a r d
A.1 Watchdog Timer Initial Program
Table 1 : SuperIO relative register table
 
Default Value
Index 
0x2E
(Note1)
Data 
0x2F
(Note2)
 
0x07
Timer Counter 
0x07
Counting Unit 
0x07
Watchdog Enable 
0x07
Timeout Status 
0x07
Output Mode 
0x07
WDTRST output 
Appendix A Programming the Watchdog Timer A-2
Note 
SIO MB PnP Mode Index Register 
 
0x2E or 0x4E 
SIO MB PnP Mode Data Register 
 
0x2F or 0x4F 
Table 2 : Watchdog relative register table 
LDN 
Register 
0xF6
(Note3)
(Note4)
0xF5
(Note5)
(Note6)
0xF5
(Note9)
(Note10)
0xF5
(Note13)
(Note14)
0xF5
(Note16)
(Note17)
0xFA
(Note20)
(Note21)
E P I C - Q M 7 7
BitNum 
Value 
 
 
(Note24)
3
 
0
(Note7)
(Note8)
5
 
1
(Note11)
(Note12)
6
 
(Note15)
4
 
1
(Note18)
(Note19)
0
 
1
(Note22)
(Note23)
Note 
Time of watchdog timer 
(0~255) 
This register is byte access 
Select time unit. 
0: second 
1: minute 
0: Disable 
1: Enable 
1: Clear timeout status 
Select WDTRST# output mode 
0: level 
1: pulse 
Enable/Disable 
time out output via WDTRST# 
0: Disable 
1: Enable 

Advertisement

Table of Contents
loading

Table of Contents