Aaeon EPIC-QM77 Manual page 111

Epic board. intel core i7/i5/i3/celeron processor supports ddr3/l 1333/1600 memory 18/24-bit single/dual channel lvds crt, dvi-i, hdmi 2 usb 3.0, 4 usb2.0, 6 coms, 2 sata 16-bit digital i/o co-lay with lpt
Table of Contents

Advertisement

E P I C B o a r d
************************************************************************************
// Procedure : AaeonWDTEnable 
AaeonWDTEnable ()
VOID   
WDTEnableDisable(
 
// Procedure : AaeonWDTConfig 
AaeonWDTConfig ()
VOID   
// Disable WDT counting 
WDTEnableDisable(
// Clear Watchdog Timeout Status 
WDTClearTimeoutStatus(); 
// WDT relative parameter setting 
WDTParameterSetting(); 
 
WDTEnableDisable(byte LDN, byte Register, byte BitNum, byte Value)
VOID   
 
SIOBitSet(LDN, Register, BitNum, Value); 
 
WDTParameterSetting()
VOID   
// Watchdog Timer counter setting 
SIOByteSet(TimerLDN, TimerReg, TimerVal); 
 
// WDT counting unit setting 
 
SIOBitSet(UnitLDN, UnitReg, UnitBit, UnitVal); 
 
// WDT output mode setting, level / pulse 
 
SIOBitSet(ModeLDN, ModeReg, ModeBit, ModeVal); 
// Watchdog timeout output via WDTRST# 
SIOBitSet(WDTRstLDN, WDTRstReg, WDTRstBit, WDTRstVal); 
 
WDTClearTimeoutStatus()
VOID   
 
SIOBitSet(StatusLDN, StatusReg, StatusBit, 1); 
************************************************************************************
EnableLDN, EnableReg, EnableBit, 1
EnableLDN, EnableReg, EnableBit, 0
Appendix A Programming the Watchdog Timer A-5
E P I C - Q M 7 7
); 
); 

Advertisement

Table of Contents
loading

Table of Contents