Table of Contents
Advertisement
PREPARATION FOR USE
Table 2-16.
Interrupt Source and Level Selecting Options
INTERRUPT SOURCES
Interrupt Source
Edge Interrupt
Name
EDGE INTR
Level Interrupt
LEVEL INTR
iSBX Bus Interrupt
SBXl INTO
iSBX Bus Interrupt
SBXl INTI
iSBX Bus Interrupt
SBXl INTO
iSBX Bus Interrupt
SBX2 INTI
Power Line Clock
PLC
Power Fail Interrupt
PFIN/
iSBC 303 Interrupt
INTR
iSBC 337 Interrupt
MINT
8253-5 PIT Interrup
TIMER 0 INTR
8253-5 PIT Interrupt
TIMER 1 INTR
825lA PCI Tx Interrupt
TXRDY
825lA PCI
Rx
Interrupt
RXRDY
8255A PPI Interrupt
PA INTR
8255A PPI Interrupt
PB INTR
External Jl Interrupt
EXT INTRO/
Multibus Interrupt 1
BUS INTR OUTI
Multibus Interrupt 2
BUS INTR OUT2
Multibus Interrupt Input
INTO
Multibus Interrupt Input
INTI
Multibus Interrupt Input
INT2
Multibus Interrupt Input
INT3
Multibus Interrupt Input
INT4
Multibus Interrupt Input
INT5
Multibus Interrupt Input
INT6
Multibus Interrupt Input
INT7
Failsafe Timeout Interrupt TIME OUT INT
Failsafe Timeout Control** AEN/
INTERRUPT COMBINING FEATURE
OR-ed Interrupt Output
OR-ed Interrupt Output
OR-ed Interrupt Input*
OR-ed Interrupt Input*
OR-ed Interrupt Input*
OR-ed Interrupt Input*
OR-ed Interrupt Input*
OR-ed Interrupt Input*
OR INTRI
OR INTR2
ORO
ORI
OR2
OR3
OR4
OR5
Post
E135
E146
E156
E169
E137
E126
E163
E168
E167
E166
E158
E14l
E154
E163
E132
E143
E129
E243
E244
E160
E149
E148
E159
E162
E15l
E150
ElOl
E279
E133
E130
E128
E138
E14l
E13l
E142
E139
E127
INTERRUPT INPUTS
Interrupt Name
Post
Non Maskable
Int (NMI)
E145
IRO
IRI
IR2
IR3
IR4
IR5
IR6
IR7
E165
E164
E147
E136
E157
E152
E133
E154
Notes:
*
indicates that the signals must not be connected to IRO
through IR7.
**
allows AEN/ to disable the failsafe timeout during execution
of a HALT instruction by iRMX 86.
2-42
Advertisement
Table of Contents
