Sb700-1 - Clevo M740J Service Manual

SB700-1

10,16,20,23 A _RS T #
9 P CIE _S B_N B _RX 0P
9 P CIE _S B_N B _RX 0N
9 P CIE _S B_N B _RX 1P
9 P CIE _S B_N B _RX 1N
PL A CE TH ESE PCIE A C COU PLING
9 P CIE _S B_N B _RX 2P
C APS CLOSE TO SB70 0
9 P CIE _S B_N B _RX 2N
9 P CIE _S B_N B _RX 3P
9 P CIE _S B_N B _RX 3N
9 P CIE _NB _S B_T X 0P
9 P CIE _NB _S B_T X 0N
9 P CIE _NB _S B_T X 1P
9 P CIE _NB _S B_T X 1N
9 P CIE _NB _S B_T X 2P
9 P CIE _NB _S B_T X 2N
9 P CIE _NB _S B_T X 3P
9 P CIE _NB _S B_T X 3N
AMD CHECK
P CIE _V DDR
1.2V S
L49 B K 1608H S6 01
C60 8 AN D C609 C L OSE
TO SB700
2 S BS R C_CLK P
2 S BS R C_CLK N
P LA CE THE S E C OMP O NE NTS CLOS E TO U600, A N D
U S E GR OUN D GU A RD FOR 32K_X 1 A ND 32K_X 2
32K _X 1
X 6 32.768K Hz
4 1 32K _X 2
3 2
R530
*20M _06
R529 20M _0 6
C848 C847
18P _NP O_04 18P _NP O_04
10
5
5,10 C PU _LDT _S T O P#
5
CP U _PR OCH OT# P U 3.3v B EC A US E FOR F A N CON TRO L .
OT HE RW I S E , PU TO V DDIO .
DISPLAY SUP PORT TABLE
PX_EN PE_GPIO2 INT _VGA_T V_EN#
I GP o n ly mo d e 0 X 0
M XM on ly mo de 0 X 1
Po w er Expre s s m od e 1 0/1 X
I GP + M XM 0 X 0
U31 A
SB700
R 293 33_04 Z180 1 N 2
A _RS T #
P ar t 1 o f 5
C797 .1U _X 7R_ 10V_ 04 A _RX 0 P_C V2 3
P CIE _T X 0P
C790 .1U _X 7R_ 10V_ 04 A _RX 0 N_C V2 2
P CIE _T X 0N
C798 .1U _X 7R_ 10V_ 04 A _RX 1 P_C V2 4
P CIE _T X 1P
C796 .1U _X 7R_ 10V_ 04 A _RX 1 N_C V2 5
P CIE _T X 1N P CIC LK5/G PIO 41
C801 .1U _X 7R_ 10V_ 04 A _RX 2 P_C U2 5
P CIE _T X 2P
C799 .1U _X 7R_ 10V_ 04 A _RX 2 N_C U2 4
P CIE _T X 2N
C802 .1U _X 7R_ 10V_ 04 A _RX 3 P_C T 2 3
P CIE _T X 3P
C800 .1U _X 7R_ 10V_ 04 A _RX 3 N_C T 2 2
P CIE _T X 3N
U2 2
P CIE _RX 0P
U2 1
P CIE _RX 0N
U1 9
P CIE _RX 1P
V1 9
P CIE _RX 1N
R2 0
P CIE _RX 2P
R2 1
P CIE _RX 2N
R1 8
P CIE _RX 3P
R1 7
P CIE _RX 3N
R 263 562_1% _04 Z180 2 T 2 5
P CIE _CA LRP
R 265 2.05K _1% _06 Z180 3 T 2 4
P CIE _CA LRN
Z180 4 P2 4
P CIE _P VD D
P2 5
P CIE _P VS S
C80 7 C 516
10U _10V _08 1 U_10V _06
S B S RC_C LK P N2 5
P CIE _RC LKP /NB _LN K_C LK P
S B S RC_C LK N N2 4
P CIE _RC LKN /NB _LNK _CL KN
Z 1805 K2 3
NB _D ISP _CL KP
Z 1806 K2 2
NB _D ISP _CL KN
Z 1807 M 2 4
NB _H T _CLK P
Z 1808 M 2 5
NB _H T _CLK N
Z 1809 P1 7
CP U _HT _C LKP
Z 1810 M 1 8
CP U _HT _C LKN
Z 1811 M 2 3
S LT _G FX _C LK P
Z 1812 M 2 2
S LT _G FX _C LK N
Z 1813 J1 9
GP P _CLK 0P
Z 1814 J1 8
GP P _CLK 0N
Z 1815 L2 0
GP P _CLK 1P
Z 1816 L1 9
GP P _CLK 1N
Z 1817 M 1 9
GP P _CLK 2P RE Q3#/G PIO 70
Z 1818 M 2 0
GP P _CLK 2N RE Q4#/G PIO 71
Z 1819 N2 2
GP P _CLK 3P
Z 1820 P2 2
GP P _CLK 3N
G NT 3#/G PIO 72
Z 1821 L1 8
25M _48M _6 6M _OS C G NT 4#/G PIO 73
R 273 * 0_04 25M _X 1 J2 1
25M _X 1
IN T E#/G PIO 33
IN T F#/G PIO 34
INT G#/G PIO 35
Z 1822 J2 0
25M _X 2 INT H#/G PIO 36
32K _X 1 A 3
X 1
32K _X 2
1.8V S
B 3
X 2
LD RQ1# / G NT 5#/G PIO 68
R295
B M R E Q#/RE Q5#/G PIO 65
*1K _04
F2 3
A LLOW _LDT ST O P A LLOW _LD T ST P
F2 4
C PU _PR OC HOT # P RO CHO T #
F2 2
5 CP U_P W RGD LD T _P G INT R UD ER _AL ER T #
G2 5
LD T _S T P#
G2 4
C P U_LDT _RS T #
LD T _RS T #
S B7 00
DISPL AY OU T PU T
IGP( L VD S,VGA,HDMI ,TV)
MXM ( L VDS, VGA,H DM I,T V)
*M XM (VGA,HDMI, TV,DP); MXM /IGP(L VDS)
IGP( L VD S,VGA,HDMI ,TV)
LP C_CL K1_R
P 4 R261 *2 2_04 LP C_CL K1
PC ICLK 0
P 3 Z 1823
PC ICLK 1
P 1 P CI_CLK 2
PC ICLK 2
3.3V
P 2 P CI_CLK 3
PC ICLK 3
Z 1824
T 4
PC ICLK 4
P CICLK 5
T 3 R 249 * 10K _04
3.3V S
U 15
5
P CIRS T # Z 1826
N 1 R303 *0_04 2
PC IRS T #
4
A _RS T # R282 0_04 1
U 2 P CI_A D0 3
AD 0
P 7 P CI_A D1 74A HC 1G08G W
AD 1
V 4 P CI_A D2
AD 2
T 1 P CI_A D3 * 0_04
AD 3
V 3 P CI_A D4
AD 4
U 1 P CI_A D5 R 175
AD 5
V 1 P CI_A D6
AD 6
V 2 P CI_A D7
AD 7
T 2 P CI_A D8
12,20 P CIE _RS T #
AD 8
W 1 P CI_A D9
AD 9
T 9 P CI_A D10
AD 10
R 6 P CI_A D11
AD 11
R 7 P CI_A D12
AD 12
R 5 P CI_A D13
AD 13
U 8 P CI_A D14
AD 14
U 5 P CI_A D15
AD 15
Y 7 P CI_A D16
AD 16
W 8 P CI_A D17
AD 17
V 9 P CI_A D18
AD 18
Y 8 P CI_A D19
AD 19
A A 8 P CI_A D20 ? ? ?
AD 20
Y 4 P CI_A D21
AD 21
Y 3 P CI_A D22 P CI_C LK 2
AD 22
Y 2 P CI_A D23 P CI_C LK 3
AD 23
A A 2 P CI_A D24 LP C _CLK 0
AD 24
A B 4 P CI_A D25 LP C _CLK 1
AD 25
A A 1 P CI_A D26
AD 26
A B 3 P CI_A D27
AD 27
A B 2 P CI_A D28
AD 28
A C1 P CI_A D29
AD 29
A C2 P CI_A D30
AD 30
A D1 P CI_A D31
AD 31
W 2 P CI_CB E #0
CB E 0#
U 7 P CI_CB E #1
CB E 1#
G PIO6 5
A A 7 P CI_CB E #2
CB E 2#
Y 1 P CI_CB E #3 P CI_R EQ #0
CB E 3#
A A 6 P CI_F RA M E # P CI_R EQ #1
F RA M E #
W 5 P CI_DE V SE L# P CI_R EQ #2
D EV S E L#
A A 5 P CI_IRDY # P CI_R EQ #3
IRDY #
Y 5 P CI_T RD Y# P CI_R EQ #4
T RDY #
U 6 P CI_P AR
P AR
W 6 P CI_S T OP # LD RQ#0
S T OP #
W 4 P CI_P ER R#
PE RR #
V 7 P CI_S ER R# LD RQ#1
SE RR #
A C3 P CI_RE Q#0
R EQ 0#
A D4 P CI_RE Q#1
R EQ 1#
A B 7 P CI_RE Q#2
R EQ 2#
A E 6 P CI_RE Q#3 P E _GP IO1
A B 6 P CI_RE Q#4
A D2 P CI_GN T #0 P E _GP IO0
GN T 0#
A E 4 Z 1827
GN T 1#
A D5 Z 1828 P X _E N
GN T 2#
A C6 P CI_GN T #3 R24 0 0_04
P E _GP IO1 32
A E 5 P CI_GN T #4 G PIO6 5
A D6 P CI_CLK RU N#
CLK RUN #
V 5 Z 1829
LO CK #
A D3 P CI_INT A #
A C4 P CI_INT B #
P X _E N
A E 2 Z 1830 R49 0
A E 3 Z 1831 * 0_0402_5 m il_short
P E _GP IO0 12
R21 9 0_ 04
G 22 LP C_CL K0
LP C CLK 0
E 22 Z 1832 R29 6 22 _04 LP C_C LK 1
LP C_CL K1 30
LP C CLK 1
H 24
LA D0 30
LAD 0
H 23 R 483 *1 K_0 4
LAD 1 LA D1 30 VD D3
J25
LAD 2 LA D2 30
J24 R482
LAD 3 LA D3 30
H 25
LF RA M E # 30
LF RA M E #
H 22 LDR Q#0 470_04
L DRQ 0#
A B 8 LDR Q#1 Z183 7
A D7 GP IO65 R 248 *0_04
S B _CR_ WA K E# 25
V 15
S E RIRQ 30
S E RIRQ
D43
R B 751V
C 3 RT C _CLK
RT C CLK
C 2 INT RU DE R_A LE RT # R 524 * 1M _0 4
B 2 V BA T _IN R 523 51 0_04 A _V BA T C
VB A T
D42
C 552 C 549 RB 751V
1 U_10V _06 .1U _16V _04 RT C C LEA R
JO PE N1
3. 3 V
* OP EN _10m il-1M M
R3 14
10K _04
RT C _CLK
R3 13
*1 0K_0 4
Schematic Diagrams
B UF _P LT _RS T # 22,25,27,30
straps page
R2 57 10 K_04
R2 50 10 K_04
R2 74 10 K_04
R2 98 10 K_04
Sheet 18 of 47
3.3V S
SB700-1
R246 *8.2K _04
R232 *8.2K _04
R213 *8.2K _04
R221 *8.2K _04
R220 *8.2K _04
R212 *8.2K _04
R279 *8.2K _04
R234 *8.2K _04
R231 COM M ON 8.2K _04
R239 * 8.2K_ 04
R218 * 2.2K_ 04
R487 * 2.2K_ 04
R253 COM M ON 100K _04
A Z 1833 R481 0_04 Z 1834
J_R T C1
1
2
85205-02R
SB700-1 B - 19