Sony BVP-900P Maintenance Manual page 357

CXD8072Q (SONY)FLAT PACKAGE
C-MOS SERIAL TO PARALLEL CONVERTER
—TOP VIEW—
1 33
2 32
3 31
4 30
5 29
V
DD
6 GND 28
(+ 4.5V to + 5.5V )
7 27
8 26
9 25
10 24
11 23
PIN PIN PIN
I/O SYMBOL I/O SYMBOL
NO. NO. NO.
1 I MODE 12 O O09 23
2 O O00 13 O O10 24
3 O O01 14 O O11 25
4 O O02 15 O O12 26
5 O O03 16 O O13 27
6 — GND 17 — GND 28
7 O O04 18 O O14 29
8 O O05 19 O O15 30
9 O O06 20 O O16 31
10 O O07 21 O O17 32
11 O O08 22 O O18 33
2
O00
3
O01
4
O02
5
O03
7
O04
42 8
SEDA O05
LD
44 9
SOCK O06
MODE
10
O07
SEDA
1 11
MODE O08
SOCK
43 12
LD O09
O01-O35
13
O10
14
O11
15
O12
16
O13
18
O14
19
O15
20
O16
21
O17
22
O18
23
O19
24
O20
25
O21
26 12
O22 SEDA
27 12
O23
29 44
O24 SOCK
4
30
O25
31
O26
32
O27
33
O28
34
O29
43
35
LD
O30
1
36 MODE
O31
37
O32
38
O33
40
O34
41
O35
BVP-900
BVP-900P
( V = + 4.5V to + 5.5V )
DD
PIN
I/O SYMBOL I/O SYMBOL
NO.
O O19 34 O O29
O O20 35 O O30
O O21 36 O O31
O O22 37 O O32
O O23 38 O O33
— V 39 — V
DD DD
O O24 40 O O34
O O25 41 O O35
O O26 42 I SEDA
O O27 43 I LD
O O28 44 I SOCK
; LOAD PULSE
; MODE SELECT
; SERIAL DATA
; SERIAL CLOCK
; OUTPUT
2 - 5, 7 - 16
18 - 27,29 - 38, 40, 41
O00
36 36
O35
MODE
DETECTOR
& LATCH
CONTROL
CXD8344AQ (SONY)
C-MOS PULSE GENERATOR
—TOP VIEW—
34 22
35 21
36 20
37 19
38 18
39 V GND 17
DD(+5.0V)
40 16
41 15
42 14
43 13
44 12
PIN PIN PIN
I/O SIGNAL I/O SIGNAL
No. No. No.
1 I I01 12 I I11 23
2 I I02 13 I I12 24
3 I I03 14 I I13 25
4 I I04 15 I I14 26
I I05 I I15
5 16 27
6 I I06 17 — GND 28
7 I I07 18 I A19 29
8 I I08 19 I I17 30
9 I MODE 20 I RST 31
10 I I09 21 I CKH 32
I I10 22 I TES2 33
11
INPUT
A19 ; ADDRESS INPUT
CKH ; FOR TEST
CLK ; CLOCK
I01 - I17 ; I NPUT
MODE ; MODE SELECT
(H : WINDOW GEN / L : CHIP SELECT LOGIC)
RST ; RESET
TES2 ; FOR TEST
TEST ; FOR TEST
9
MODE
WINDOW /
CHIP SELECT
A4 - A19
16
/
18
A19
CHIP
1 - 8
8
SELECT
I01 - I08 /
LOGIC
10 - 16
7
(at MODE "L")
I09 - I15 /
AS
DT0 - DT7
8
/
INPUT MAD
SELECTOR
WRB
CSB
WINDOW
HD
GEN
19 VD
I17 (at MODE "H")
N/P
FH M1
FH M2
fH GEN &
BUFFER
41
CLK
20
RST
21
3
CKH /
22
TES2
23
TEST
(V = +5.0V)
DD
PIN
I/O SIGNAL I/O SIGNAL
No.
I TEST 34 O OT10
O OT00 35 O OT11
O OT01 36 O OT12
O OT02 37 O OT13
O OT03 38 O OT14
O OT04 39 — V
DD
O OT05 40 O OT15
O OT06 41 I CLK
O OT07 42 O OT16
O OT08 43 O RAM
O OT09 44 O ROM
OUTPUT
OT00 - OT16 ; OUTPUT
RAM ; RAM OUT
ROM ; ROM OUT
RAM 43
RAM
ROM 44
ROM
24 - 32
IO0 - IO8 9
/ OT00 - OT08
IO9 - IO15
7
/
33 - 38
EE PROM
6
/ OT09 - OT14
TESG
AI WO
SU WO
GM O
OUTPUT
SELECTOR
40
OT15
42
OT16
FH
M9
CLOCK
M18
M18B
2-11
IC