Table of Contents
Advertisement
(2) Medium configuration
(ａ) 8bit
D.OUT1
CLKX
X3
X2
X1
X0
0±3ns
D.OUT2
CLKY
Y3
Y2
Y1
Y0
0±3ns
T
31.25ns (32MHz)
CLK
Previous Cycle
DA7-1
DA6-1
N.C
DC3-1
DC2-1
N.C
DB2-1
DB1-1
DC1
DA1-1
DA0-1
DB0
T
31.25ns (32MHz)
CLK
Previous Cycle
DD7-1
DD6-1
N.C
N.C
N.C
N.C
N.C
N.C
N.C
DD1-1
DD0-1
N.C
Next Cycle
DC7
DC6
DB7
FVAL
LVAL
DC5
(VD)
(HD)
DC0
DB5
DB4
DA5
DA4
DA3
Next Cycle
N.C
N.C
N.C
FVAL
LVAL
N.C
(VD)
(HD)
N.C
N.C
N.C
DD5
DD4
DD3
DB6
DA7
DA6
DC4
DC3
DC2
DB3
DB2
DB1
DA2
DA1
DA0
N.C
DD7
DD6
N.C
N.C
N.C
N.C
N.C
N.C
DD2
DD1
DD0
1.41V
1.075V
1.41V
1.075V
19
Advertisement
Table of Contents
