Ddr3 So-Dimm_2 - Clevo W655SJ Service Manual

DDR3 SO-DIMM_2

5
SO-DIMM B_0
CHANGE TO STANDARD
C67 C67 *10p_50V_NPO_04 *10p_50V_NPO_04
M_B_CLK_DDR0 M_B_CLK_DDR#0
D
4 M_B_A[15:0]
C68 C68 *10p_50V_NPO_04 *10p_50V_NPO_04 M_B_A0
M_B_CLK_DDR1 M_B_CLK_DDR#1 M_B_A1
M_B_A2
M_B_A3
M_B_A4
M_B_A5
M_B_A6
M_B_A7
Layout Note: M_B_A8
M_B_A9
M_B_A10
signal/space/signal:
M_B_A11
8 / 4 / 8 M_B_A12
M_B_A13
M_B_A14
M_B_A15
4 M_B_BS0
4 M_B_BS1
4 M_B_BS2
4 M_B_CS#0
4 M_B_CS#1
4 M_B_CLK_DDR0
4 M_B_CLK_DDR#0
4 M_B_CLK_DDR1
4 M_B_CLK_DDR#1
4 M_B_CKE0
4 M_B_CKE1
C
4 M_B_CAS#
4 M_B_RAS#
4 M_B_W E#
9 SA0_A_DIM1
9 SA1_A_DIM1
9,21 SMB_CLK
9,21 SMB_DATA
4 M_B_ODT0
4 M_B_ODT1
4 M_B_DQS[7:0]
M_B_DQS0
M_B_DQS1
M_B_DQS2
M_B_DQS3
M_B_DQS4
M_B_DQS5
M_B_DQS6
M_B_DQS7
4 M_B_DQS#[7:0]
B
M_B_DQS#0
M_B_DQS#1
M_B_DQS#2
M_B_DQS#3
M_B_DQS#4
M_B_DQS#5
M_B_DQS#6
M_B_DQS#7
VDDQ_VTT
C509 C509 C28 C28 C24 C24 C23 C23 C22 C22
*10u_6.3V_X5R_06 *10u_6.3V_X5R_06 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04
V_VDDQ_DIMM
C89 C89 C94 C94 C84 C84 C46 C46 C42 C42
A
10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06
V_VDDQ_DIMM
C99 C99 C101 C101 C91 C91 C61 C61 C55 C55
1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 1u_6.3V_X5R_04 *1u_6.3V_X5R_04 *1u_6.3V_X5R_04
5
4 3
JDIMM2A JDIMM2A
M_B_DQ[63:0] 4
98 5 M_B_DQ0
A0 DQ0
97 7
M_B_DQ1
A1 DQ1
96 15 M_B_DQ2
A2 DQ2
95 17 M_B_DQ3
A3 DQ3
92 4 M_B_DQ4
A4 DQ4
91 6
M_B_DQ5
A5 DQ5
90 16 M_B_DQ6
A6 DQ6
86 18 M_B_DQ7
A7 DQ7
89 21 M_B_DQ8
A8 DQ8
85 23
M_B_DQ9
A9 DQ9
107 33 M_B_DQ10
A10/AP DQ10
84 35 M_B_DQ11
A11 DQ11
83 22 M_B_DQ12
A12/BC# DQ12
119 24
M_B_DQ13
A13 DQ13
80 34 M_B_DQ14
A14 DQ14
78 36 M_B_DQ15
A15 DQ15
39 M_B_DQ16
DQ16
109 41 M_B_DQ17
BA0 DQ17
108 51 M_B_DQ18
BA1 DQ18
79 53 M_B_DQ19
BA2 DQ19
114 40 M_B_DQ20
S0# DQ20
121 42 M_B_DQ21
S1# DQ21
101 50 M_B_DQ22
CK0 DQ22
103 52 M_B_DQ23
CK0# DQ23
102 57 M_B_DQ24
CK1 DQ24
104 59 M_B_DQ25
CK1# DQ25
73 67 M_B_DQ26
CKE0 DQ26
74 69 M_B_DQ27
CKE1 DQ27
115 56 M_B_DQ28
CAS# DQ28
110 58 M_B_DQ29
RAS# DQ29
113 68
M_B_DQ30
WE# DQ30
197 70 M_B_DQ31
SA0 DQ31
201 129 M_B_DQ32
SA1 DQ32
202 131 M_B_DQ33
SCL DQ33
200 141
M_B_DQ34
SDA DQ34
143 M_B_DQ35
DQ35
116 130 M_B_DQ36
ODT0 DQ36
120 132 M_B_DQ37
ODT1 DQ37
140
M_B_DQ38
DQ38
11 142 M_B_DQ39
DM0 DQ39
28 147 M_B_DQ40
DM1 DQ40
46 149 M_B_DQ41
DM2 DQ41
63 157
M_B_DQ42
DM3 DQ42
136 159 M_B_DQ43
DM4 DQ43
153 146 M_B_DQ44
DM5 DQ44
170 148 M_B_DQ45
DM6 DQ45
187 158 M_B_DQ46
DM7 DQ46
160 M_B_DQ47
DQ47
12 163 M_B_DQ48
DQS0 DQ48
29 165 M_B_DQ49
DQS1 DQ49
47 175 M_B_DQ50
DQS2 DQ50
64 177 M_B_DQ51
DQS3 DQ51
137 164 M_B_DQ52
DQS4 DQ52
154 166 M_B_DQ53
DQS5 DQ53
171 174 M_B_DQ54
DQS6 DQ54
188 176 M_B_DQ55
DQS7 DQ55
181 M_B_DQ56
DQ56
10 183 M_B_DQ57
DQS0# DQ57
27 191 M_B_DQ58
DQS1# DQ58
45 193
M_B_DQ59
DQS2# DQ59
62 180 M_B_DQ60
DQS3# DQ60
135 182 M_B_DQ61
DQS4# DQ61
152 192 M_B_DQ62
DQS5# DQ62
169 194
M_B_DQ63
DQS6# DQ63
186
DQS7#
DDRRK-20401-TP9D DDRRK-20401-TP9D
Layout Note:
JDIMM2 is placed farther from the GMCH than JDIMM1
C40 C40 C54 C54
10u_6.3V_X5R_06 10u_6.3V_X5R_06 *10u_6.3V_X5R_06 *10u_6.3V_X5R_06
C59 C59
*1u_6.3V_X5R_04 *1u_6.3V_X5R_04
3,6,9,11,12,19,20,21,22,23,24,26,27,28,29,30,31,32,33,34,35,36,37,41
4 3
2
9.2mm
6-86-24204-001
6-86-24204-006
JDIMM2B JDIMM2B
V_VDDQ_DIMM
75 44
VDD1 VSS16
76 48
VDD2 VSS17
81 49
VDD3 VSS18
82 54
VDD4 VSS19
87 55
VDD5 VSS20
88 60
VDD6 VSS21
93 61
VDD7 VSS22
94 65
VDD8 VSS23
99 66
VDD9 VSS24
100 71
VDD10 VSS25
105 72
VDD11 VSS26
106 127
VDD12 VSS27
111 128
VDD13 VSS28
112 133
VDD14 VSS29
117 134
VDD15 VSS30
118 138
VDD16 VSS31
123 139
VDD17 VSS32
3.3VS 124 144
VDD18 VSS33
145
20mils
VSS34
199 150
VDDSPD VSS35
151
VSS36
C26 C26 77 155
NC1 VSS37
C25 C25 122 156
NC2 VSS38
2.2u_6.3V_X5R_04 2.2u_6.3V_X5R_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04 125 161
NCTEST VSS39
162
VSS40
198 167
9 TS#_DIMM0_1
EVENT# VSS41
30 168
3,9 DDR3_DRAMRST# RESET# VSS42
172
VSS43
C121 C121 1u_6.3V_X5R_04 1u_6.3V_X5R_04 173
VSS44
1 178
C117 C117 0.1u_10V_X5R_04 0.1u_10V_X5R_04 MVREF_DQ_DIMMB
VREF_DQ VSS45
126 179
VREF_CA VSS46
184
4 MVREF_DQ_DIMMB VSS47
185
VSS48
2 189
VSS1 VSS49
MVREF_DIMB_0 3 190
VSS2 VSS50
C45 C45 1u_6.3V_X5R_04 1u_6.3V_X5R_04 8 195
VSS3 VSS51
C39 C39 0.1u_10V_X5R_04 0.1u_10V_X5R_04 9 196
VSS4 VSS52
13
VSS5
14
VSS6
C204 C204 1u_6.3V_X5R_04 1u_6.3V_X5R_04 19
VSS7
20
VSS8
25
VSS9
26 203
VSS10 VTT1
31 204
VSS11 VTT2
32
VSS12
37 GND1
VSS13 G1
38 GND2
VSS14 G2
43
VSS15
DDRRK-20401-TP9D DDRRK-20401-TP9D
CLOSE TO JDIMM2
V_VDDQ_DIMM
1K_1%_04 1K_1%_04
R45 R45
R48 R48 *0_04 *0_04 MVREF_DIMB_0
4,9 V_VREF_CA_DIMM
R43 R43 C57 C57
C53 C53
1K_1%_04 1K_1%_04 0.1u_10V_X5R_04 0.1u_10V_X5R_04
0.1u_10V_X5R_04 0.1u_10V_X5R_04
R41 R41
24.9_1%_04 24.9_1%_04
! ! ! !!DMFWP!DP/ ! ! ! !!DMFWP!DP/ ! ! ! !!DMFWP!DP/
Title Title Title
[10]DDR3 SO-DIMM_B_0 [10]DDR3 SO-DIMM_B_0 [10]DDR3 SO-DIMM_B_0
3,4,5,9,40 V_VDDQ_DIMM
Size Size Size Document Number Document Number Document Number
9,40 VDDQ_VTT 6-71-W65J0-D01 6-71-W65J0-D01 6-71-W65J0-D01
A3 A3 A3 6-7P-W 65J4-001 6-7P-W 65J4-001 6-7P-W 65J4-001
3.3VS
Date: Date: Date: W ednesday, October 16, 2013 W ednesday, October 16, 2013 W ednesday, October 16, 2013
2
Schematic Diagrams
1
D
Sheet 10 of 46
C
DDR3 SO-DIMM_1
VDDQ_VTT
B
A
Rev Rev Rev
1.0 1.0 1.0
Sheet Sheet Sheet 10 10 10 of of of 46 46 46
1
DDR3 SO-DIMM_2 B - 11