Table of Contents
Advertisement
DDR4 CHA SO-DIMM
5
Channel A SO-DIMM 0[RAM1]
D
PLACE THE CAP WITHIN 200 MILS FROM THE SODIMM
DDR4_DRAMRST#
9,27
DDR4_DRAMRST#
PLACE THE CAP CLOSE TO SODIMM
DDR_VREFCA_CHA_DIMM
C374
0.1u_10V_X7R_04
12/04
VDDQ
Close to DDR4
C
R184
470_04
DDR4_DRAMRST#
C381
*0.1u_10V_X7R_04
9
9
SMB_CLK_MAIN_DDR4
9/13 Common Design
VDDQ
2.5V
B
C379
C378
R181
240_1%_04
10u_6.3V_X5R_06
1u_6.3V_X5R_04
DIMM0_CHA_EVENT#
11/28
VTT_MEM
C385
C386
C840
*10u_6.3V_X5R_06
1u_6.3V_X5R_04
1u_6.3V_X5R_04
12/04
VDDQ
C393
C371
C400
C411
C395
*10u_6.3V_X5R_06
*10u_6.3V_X5R_06
10u_6.3V_X5R_06
10u_6.3V_X5R_06
10u_6.3V_X5R_06
A
11/28
VDDQ
C675
C674
C673
C669
C672
C668
*1u_6.3V_X5R_04
*1u_6.3V_X5R_04
1u_6.3V_X5R_04
1u_6.3V_X5R_04
*1u_6.3V_X5R_04
1u_6.3V_X5R_04
5
4
3
RVS TYPE
H=5.2mm
J_DIMMA_1A
M_A_DQ1
137
8
3
M_A_CLK_DDR0
CK0_T
DQ0
M_A_DQ0
139
7
3
M_A_CLK_DDR#0
M_A_DQ3
CK0_C
DQ1
138
20
3
M_A_CLK_DDR1
CK1_T
DQ2
M_A_DQ2
140
21
3
M_A_CLK_DDR#1
CK1_C
DQ3
M_A_DQ4
4
DQ4
M_A_DQ5
109
3
3
M_A_CKE0
M_A_DQ7
CKE0
DQ5
110
16
3
M_A_CKE1
CKE1
DQ6
M_A_DQ6
17
DQ7
M_A_DQ9
149
28
3
M_A_CS#0
S0*
DQ8
M_A_DQ13
157
29
3
M_A_CS#1
M_A_DQ11
S1*
DQ9
41
DQ10
M_A_DQ15
155
42
3
M_A_ODT0
ODT0
DQ11
M_A_DQ8
161
24
3
M_A_ODT1
ODT1
DQ12
M_A_DQ12
25
DQ13
M_A_DQ14
115
38
3
M_A_BG0
M_A_DQ10
BG0
DQ14
113
37
3
M_A_BG1
BG1
DQ15
M_A_DQ16
150
50
3
M_A_BA0
BA0
DQ16
M_A_DQ21
145
49
3
M_A_BA1
BA1
DQ17
M_A_DQ23
62
M_A_DQ22
DQ18
144
63
3
M_A_A0
A0
DQ19
M_A_DQ20
133
46
3
M_A_A1
A1
DQ20
M_A_DQ17
132
45
3
M_A_A2
A2
DQ21
M_A_DQ19
131
58
3
M_A_A3
M_A_DQ18
A3
DQ22
128
59
3
M_A_A4
A4
DQ23
M_A_DQ25
126
70
3
M_A_A5
A5
DQ24
M_A_DQ29
127
71
3
M_A_A6
A6
DQ25
M_A_DQ31
122
83
3
M_A_A7
M_A_DQ26
A7
DQ26
125
84
3
M_A_A8
A8
DQ27
M_A_DQ24
121
66
3
M_A_A9
A9
DQ28
M_A_DQ28
146
67
3
M_A_A10
A10_AP
DQ29
M_A_DQ30
120
79
3
M_A_A11
M_A_DQ27
A11
DQ30
119
80
3
M_A_A12
A12
DQ31
M_A_DQ32
158
174
3
M_A_A13
A13
DQ32
M_A_DQ37
151
173
3
M_A_WE#
A14_WE*
DQ33
M_A_DQ39
156
187
3
M_A_CAS#
M_A_DQ34
A15_CAS*
DQ34
152
186
3
M_A_RAS#
A16_RAS*
DQ35
M_A_DQ36
170
DQ36
M_A_DQ33
169
DQ37
M_A_DQ38
114
183
3
M_A_ACT#
M_A_DQ35
ACT*
DQ38
182
DQ39
M_A_DQ44
143
195
3
DDR0_A_PARITY
PARITY
DQ40
M_A_DQ40
116
194
3
DDR0_A_ALERT#
DIMM0_CHA_EVENT#
ALERT*
DQ41
M_A_DQ42
134
207
DDR4_DRAMRST#
EVENT*
DQ42
M_A_DQ43
108
208
RESET*
DQ43
M_A_DQ41
191
DDR_VREFCA_CHA_DIMM
DQ44
M_A_DQ45
164
190
VREFCA
DQ45
M_A_DQ47
203
DQ46
M_A_DQ46
254
204
SMB_DATA_MAIN_DDR4
M_A_DQ48
SDA
DQ47
253
216
SCL
DQ48
M_A_DQ49
215
000
DQ49
M_A_DQ54
166
228
SA2
DQ50
M_A_DQ53
260
229
M_A_DQ50
SA1
DQ51
256
211
SA0
DQ52
M_A_DQ52
212
DQ53
M_A_DQ55
224
CHA_DIMM0=000
DQ54
M_A_DQ51
225
M_A_DQ56
DQ55
92
237
CHA_DIMM1=001
CB0_NC
DQ56
M_A_DQ60
91
236
CB1_NC
DQ57
M_A_DQ63
CHB_DIMM0=010
101
249
CB2_NC
DQ58
M_A_DQ62
105
250
CHB_DIMM1=011
M_A_DQ57
CB3_NC
DQ59
88
232
CB4_NC
DQ60
M_A_DQ61
87
233
CB5_NC
DQ61
M_A_DQ59
100
245
CB6_NC
DQ62
M_A_DQ58
104
246
CB7_NC
DQ63
M_A_DQS0
12
13
VDDQ
DM0*/DBI0*
DQS0_T
M_A_DQS1
33
34
DM1*/DBI1*
DQS1_T
M_A_DQS2
54
55
M_A_DQS3
DM2*/DBI2*
DQS2_T
75
76
DM3*/DBI3*
DQS3_T
M_A_DQS4
178
179
DM4*/DBI4*
DQS4_T
M_A_DQS5
199
200
DM5*/DBI5*
DQS5_T
M_A_DQS6
220
221
DM6*/DBI6*
DQS6_T
M_A_DQS7
241
242
DM7*/DBI7*
DQS7_T
96
97
DM8*/DBI8*
DQS8_T
M_A_DQS#0
11
DQS0_C
M_A_DQS#1
32
M_A_DQS#2
DQS1_C
53
DQS2_C
M_A_DQS#3
74
DQS3_C
M_A_DQS#4
177
DQS4_C
M_A_DQS#5
198
M_A_DQS#6
DQS5_C
219
DQS6_C
M_A_DQS#7
240
DQS7_C
95
DQS8_C
162
S2*/C0
165
S3*/C1
D4AR0-26001-1P52
C398
C372
C396
6-86-24260-019
10u_6.3V_X5R_06
*10u_6.3V_X5R_06
10u_6.3V_X5R_06
11/28
2nd ass'y BOM
6-86-24202-AB4
6-86-24202-AB5
C670
C671
*1u_6.3V_X5R_04
1u_6.3V_X5R_04
4
3
2
VTT_MEM
VDDQ
J_DIMMA_1B
163
258
M_A_DQ[63:0]
3
VDD19
VTT
160
VDD18
159
VDD17
154
259
VDD16
VPP2
153
257
VDD15
VPP1
148
VDD14
147
VDD13
142
VDD12
141
VDD11
136
255
VDD10
VDDSPD
135
VDD9
130
VDD8
129
C376
VDD7
124
VDD6
123
0.1u_10V_X5R_04
VDD5
118
VDD4
117
11/28
VDD3
112
VDD2
111
VDD1
GND1
MT1
GND2
MT2
251
252
VSS
VSS
247
248
VSS
VSS
243
244
VSS
VSS
239
238
VSS
VSS
235
234
VSS
VSS
231
230
VSS
VSS
227
226
VSS
VSS
223
222
VSS
VSS
217
218
VSS
VSS
213
214
VSS
VSS
209
210
VSS
VSS
205
206
VSS
VSS
201
202
VSS
VSS
197
196
VSS
VSS
193
192
VSS
VSS
189
188
VSS
VSS
185
184
VSS
VSS
181
180
VSS
VSS
175
176
VSS
VSS
171
172
VSS
VSS
167
168
VSS
VSS
107
106
VSS
VSS
103
102
VSS
VSS
99
98
VSS
VSS
93
94
VSS
VSS
89
90
VSS
VSS
85
86
VSS
VSS
81
82
VSS
VSS
77
78
VSS
VSS
73
72
VSS
VSS
69
68
VSS
VSS
65
64
VSS
VSS
61
60
VSS
VSS
57
56
VSS
VSS
51
52
VSS
VSS
47
48
VSS
VSS
43
44
VSS
VSS
39
40
VSS
VSS
35
36
VSS
VSS
31
30
VSS
VSS
27
26
VSS
VSS
23
22
VSS
VSS
19
18
M_A_DQS[3:0]
3
VSS
VSS
15
14
VSS
VSS
9
10
VSS
VSS
5
6
VSS
VSS
1
2
M_A_DQS[7:4]
3
VSS
VSS
D4AR0-26001-1P52
VDDQ
M_A_DQS#[3:0]
3
M_A_DQS#[7:4]
3
R172
D I M M
1K_1%_04
DDR_VREFCA_CHA_DIMM
C373
R173
*0.1u_10V_X7R_04
1K_1%_04
R174
2_1%_04
3
DIMM_CA_CPU_VREF_A
9,20,21,22,23,24,26,27,28,29,32,34,36,37,38,39,40,41,42,47,51,52,53
C383
0.022u_16V_X7R_04
R182
Title
Title
Title
[08] DDR4 CHA SO-DIMM_0
[08] DDR4 CHA SO-DIMM_0
[08] DDR4 CHA SO-DIMM_0
24.9_1%_04
Size
Size
Size
Document
Document
Document
Number
Number
Number
6-71-N85J0-D01
6-71-N85J0-D01
6-71-N85J0-D01
A3
A3
A3
SCHEMATIC1
SCHEMATIC1
SCHEMATIC1
Date :
Date :
Date :
Friday, March 02, 2018
Friday, March 02, 2018
Friday, March 02, 2018
2
Schematic Diagrams
1
2.5V
3.3VS
D
C377
*2.2u_6.3V_X5R_04
PLACE NEAR TO PIN
Sheet 8 of 60
DDR4 CHA SO-
C
DIMM
B
6,9,45,48
VDDQ
9,45
VTT_MEM
A
9,45
2.5V
3.3VS
R e v
R e v
R e v
D02B
D02B
D02B
Sheet
Sheet
Sheet
8
8
8
o f
o f
o f
63
63
63
1
DDR4 CHA SO-DIMM B - 9
Advertisement
Table of Contents
