Table of Contents
Advertisement
5
MEM_DQ[0..79]
D
BS -- Bank Select
CS -- Chip Select
RAS -- Row Address Strobe
C
CAS -- Column Address Strobe
WE -- Write Enable
DQM_L -- Lower Byte Data Qualifier
DQM_U -- Upper Byte Data Qualifier
MEM_A[0..11]
MEM_DQM_L
MEM_WE_N
MEM_CAS_N
MEM_RAS_N
MEM_CS_N
MEM_CLK
MEM_DQM_U
MEM_A11 -- Higher Bank Select (BA1)
MEM_BS -- Lower Bank Select (BA0)
B
Test parts and resistors are located at the end of bus chain.
All address and control signals must be routed in a daisy
chain, with the same trace length from RM1 to each SDRAM.
Termination resistors values = (traces impedance) x 2
+3VA
+
C95
10UF/16
A
L7
Z1000/100MHZ
+3VA
C104
0.1UF
5
All manuals and user guides at all-guides.com
(MEM_A11= =D_INA2_OVFL)
MEM_BS
VDD - Input buffers and the
core supply
C96
C97
C98
C99
C100
C101
0.1UF
0.1UF
0.1UF
0.1UF
0.1UF
0.1UF
+
C105
C106
C107
C108
C109
C110
10UF/16
0.1UF
0.1UF
0.1UF
0.1UF
0.1UF
4
MEM_DQ[0..79]
+3VB_MEM
+3VA
U19
1
VDD
VSS
MEM_DQ16
2
DQ0
DQ15
3
VDDQ
VSSQ
MEM_DQ17
4
DQ1
DQ14
MEM_DQ18
5
DQ2
DQ13
6
VSSQ
VDDQ
MEM_DQ19
7
DQ3
DQ12
MEM_DQ20
8
DQ4
DQ11
9
VDDQ
VSSQ
MEM_DQ21
10
DQ5
DQ10
MEM_DQ22
11
DQ6
DQ9
12
VSSQ
VDDQ
MEM_DQ23
13
DQ7
DQ8
14
NC
NC
15
VDD
VSS
16
DQM0
DQM1
17
WE
NC
18
CAS
NC
19
RAS
CLK
20
CS
CKE
21
NC
A9
22
BA0
A8
MEM_A11
23
BA1
A7
MEM_A10
24
A10/AP
A6
MEM_A0
25
A0
A5
MEM_A1
26
A1
A4
MEM_A2
27
A2
A3
28
DQM2
DQM3
29
VDD
VSS
30
NC
NC
MEM_DQ32
31
DQ16
DQ31
32
VSSQ
VDDQ
MEM_DQ33
33
DQ17
DQ30
MEM_DQ34
34
DQ18
DQ29
35
VDDQ
VSSQ
MEM_DQ35
36
DQ19
DQ28
MEM_DQ36
37
DQ20
DQ27
38
VSSQ
VDDQ
MEM_DQ37
39
DQ21
DQ26
MEM_DQ38
40
DQ22
DQ25
41
VDDQ
VSSQ
MEM_DQ39
42
DQ23
DQ24
43
VDD
VSS
K4S643232C-TC/L10
C102
C103
0.1UF
0.1UF
VDD - Output buffers
C111
C112
C113
C114
C115
C116
C117
0.1UF
0.1UF
0.1UF
0.1UF
0.1UF
0.1UF
0.1UF
4
3
+3VB_MEM
86
MEM_DQ31
MEM_DQ0
85
84
MEM_DQ30
MEM_DQ1
83
MEM_DQ29
MEM_DQ2
82
81
MEM_DQ28
MEM_DQ3
80
MEM_DQ27
MEM_DQ4
79
78
MEM_DQ26
MEM_DQ5
77
MEM_DQ25
MEM_DQ6
76
75
MEM_DQ24
MEM_DQ7
74
73
72
71
70
69
68
67
MEM_A9
66
MEM_A8
65
MEM_A7
MEM_A11
64
MEM_A6
MEM_A10
63
MEM_A5
MEM_A0
62
MEM_A4
MEM_A1
61
MEM_A3
MEM_A2
60
59
58
57
MEM_DQ47
56
55
MEM_DQ46
54
MEM_DQ45
53
52
MEM_DQ44
51
MEM_DQ43
50
49
MEM_DQ42
48
MEM_DQ41
47
46
MEM_DQ40
45
44
+3VB_MEM
C118
C119
C120
C121
0.1UF
0.1UF
0.1UF
0.1UF
3
2
+3VA
U20
1
86
VDD
VSS
MEM_DQ15
2
85
DQ0
DQ15
3
84
VDDQ
VSSQ
MEM_DQ14
4
83
DQ1
DQ14
MEM_DQ13
5
82
DQ2
DQ13
6
81
VSSQ
VDDQ
MEM_DQ12
7
80
DQ3
DQ12
MEM_DQ11
8
79
DQ4
DQ11
9
78
VDDQ
VSSQ
MEM_DQ10
10
77
DQ5
DQ10
MEM_DQ9
11
76
DQ6
DQ9
12
75
VSSQ
VDDQ
MEM_DQ8
13
74
DQ7
DQ8
14
73
NC
NC
15
72
VDD
VSS
16
71
DQM0
DQM1
17
70
WE
NC
18
69
CAS
NC
19
68
RAS
CLK
20
67
CS
CKE
MEM_A9
21
66
NC
A9
MEM_A8
22
65
BA0
A8
MEM_A7
23
64
BA1
A7
MEM_A6
24
63
A10/AP
A6
MEM_A5
25
62
A0
A5
MEM_A4
26
61
A1
A4
MEM_A3
27
60
A2
A3
28
59
DQM2
DQM3
29
58
VDD
VSS
30
57
NC
NC
31
56
DQ16
DQ31
32
55
VSSQ
VDDQ
33
54
DQ17
DQ30
34
53
DQ18
DQ29
35
52
VDDQ
VSSQ
36
51
DQ19
DQ28
37
50
DQ20
DQ27
38
49
VSSQ
VDDQ
39
48
DQ21
DQ26
40
47
DQ22
DQ25
41
46
VDDQ
VSSQ
42
45
DQ23
DQ24
43
44
VDD
VSS
K4S643232C-TC/L10
(Address and Control bus)
+3VA
RP26
RP27
NC_RP
NC_RP
RP31
RP32
NC_RP
NC_RP
2
R
N
R
N
Advertisement
Table of Contents
