Ddr4 Chb So-Dimm_0 - Clevo NP50DB Service Manual

Schematic Diagrams

DDR4 CHB SO-DIMM_0

Channel B SO-DIMM 0[RAM2]
PLACE THE CAP WITHIN 200 MILS FROM THE SODIMM
H=4MM DIMM
D
Sheet 9 of 59
DDR4 CHB SO-
C810
DIMM_0
C
10u_6.3V_X5R_06
DDR
B
VDDQ
VDDQ
A
B - 10 DDR4 CHB SO-DIMM_0
5 4
3 M_B_CLK_DDR0
DDR4_DRAMRST#
8,27 DDR4_DRAMRST# 3 M_B_CLK_DDR#0
3 M_B_CLK_DDR1
3 M_B_CLK_DDR#1
3
3
3
3
3
PLACE THE CAP CLOSE TO SODIMM 3
DDR_VREFCA_CHB_DIMM
3
3
3
C449
3
*0.1u_10V_X7R_04
3
DDR
3
3
3
3
3
3
3
3
2.5V VTT_MEM
3
3
3
3
VDDQ
3
C410 C414 C811 C812
3
3
1u_6.3V_X5R_02 1u_6.3V_X5R_02 10u_6.3V_X5R_06 1u_6.3V_X5R_02
3
DDR DDR DDR DDR R166
240_1%_04
3
DDR
3 DDR1_B_PARITY
3 DDR1_B_ALERT#
Rubband
2019/12/27
8,25 SMB_DATA_MAIN_DDR4
8,25 SMB_CLK_MAIN_DDR4
VDDQ 10uF x 5
VDDQ 1uF x 5
C434 C433 C415 C445 C427 C428
10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06 10u_6.3V_X5R_06
DDR
DDR DDR DDR DDR DDR
C443 C416 C442 C403 C423 C404
1u_6.3V_X5R_02 1u_6.3V_X5R_02 1u_6.3V_X5R_02 1u_6.3V_X5R_02 1u_6.3V_X5R_02 *1u_6.3V_X5R_02
DDR DDR DDR DDR DDR DDR
5 4
3
J_DIMMB_1A
M_B_DQ5
137 8
CK0_T DQ0
139 7 M_B_DQ1
CK0_C DQ1 M_B_DQ7
138 20
CK1_T DQ2
M_B_DQ2
140 21
CK1_C DQ3
M_B_DQ4
4
DQ4
109 3 M_B_DQ0
M_B_CKE0
CKE0 DQ5 M_B_DQ6
110 16
M_B_CKE1 CKE1 DQ6
M_B_DQ3
17
DQ7
M_B_DQ10
149 28
M_B_CS#0 S0* DQ8
157 29 M_B_DQ14
M_B_CS#1
S1* DQ9 M_B_DQ12
41
DQ10
M_B_DQ15
155 42
M_B_ODT0 ODT0 DQ11
M_B_DQ8
161 24
M_B_ODT1 ODT1 DQ12
25 M_B_DQ9
DQ13 M_B_DQ11
115 38
M_B_BG0 BG0 DQ14
M_B_DQ13
113 37
M_B_BG1 BG1 DQ15
M_B_DQ22
150 50
M_B_BA0 BA0 DQ16
145 49 M_B_DQ17
M_B_BA1
BA1 DQ17 M_B_DQ20
62
DQ18
M_B_DQ19
144 63
M_B_A0 A0 DQ19
133 46 M_B_DQ18
M_B_A1 A1 DQ20
132 45 M_B_DQ16
M_B_A2
A2 DQ21 M_B_DQ21
131 58
M_B_A3 A3 DQ22
M_B_DQ23
128 59
M_B_A4 A4 DQ23
126 70 M_B_DQ30
M_B_A5 A5 DQ24
127 71 M_B_DQ28
M_B_A6
A6 DQ25 M_B_DQ31
122 83
M_B_A7 A7 DQ26
M_B_DQ29
125 84
M_B_A8 A8 DQ27
121 66 M_B_DQ27
M_B_A9 A9 DQ28 M_B_DQ25
146 67
M_B_A10
A10_AP DQ29 M_B_DQ24
120 79
M_B_A11 A11 DQ30
M_B_DQ26
119 80
M_B_A12 A12 DQ31
158 174 M_B_DQ35
M_B_A13 A13 DQ32 M_B_DQ38
151 173
M_B_W E#
A14_WE* DQ33 M_B_DQ37
156 187
M_B_CAS# A15_CAS* DQ34
M_B_DQ36
152 186
M_B_RAS# A16_RAS* DQ35
170 M_B_DQ34
DQ36 M_B_DQ39
169
DQ37 M_B_DQ33
114 183
M_B_ACT# ACT* DQ38
M_B_DQ32
182
DQ39
143 195 M_B_DQ45
PARITY DQ40 M_B_DQ41
116 194
DIMM0_CHB_EVENT# ALERT* DQ41 M_B_DQ46
134 207
EVENT* DQ42
DDR4_DRAMRST# M_B_DQ43
108 208
RESET* DQ43
191 M_B_DQ44
DDR_VREFCA_CHB_DIMM DQ44 M_B_DQ40
164 190
VREFCA DQ45 M_B_DQ47
203
DQ46
M_B_DQ42
254 204
SDA DQ47
253 216 M_B_DQ54
SCL DQ48 M_B_DQ48
215
010 DQ49 M_B_DQ49
166 228
SA2 DQ50
M_B_DQ55
260 229
3.3VS
SA1 DQ51
256 211 M_B_DQ52
SA0 DQ52 M_B_DQ51
212
DQ53 M_B_DQ53
224
CHA_DIMM0=000
DQ54
M_B_DQ50
225
CHA_DIMM1=001 DQ55
92 237 M_B_DQ57
CB0_NC DQ56 M_B_DQ62
91 236
CHB_DIMM0=010
CB1_NC DQ57 M_B_DQ56
101 249
CB2_NC DQ58
CHB_DIMM1=011 M_B_DQ63
105 250
CB3_NC DQ59
88 232 M_B_DQ59
CB4_NC DQ60 M_B_DQ61
87 233
CB5_NC DQ61 M_B_DQ60
100 245
CB6_NC DQ62
M_B_DQ58
104 246
CB7_NC DQ63
M_B_DQS0
12 13
VDDQ
DM0*/DBI0* DQS0_T M_B_DQS1
33 34
DM1*/DBI1* DQS1_T
M_B_DQS2
54 55
DM2*/DBI2* DQS2_T
75 76 M_B_DQS3
DM3*/DBI3* DQS3_T M_B_DQS4
178 179
DM4*/DBI4* DQS4_T M_B_DQS5
199 200
DM5*/DBI5* DQS5_T
M_B_DQS6
220 221
DM6*/DBI6* DQS6_T
241 242 M_B_DQS7
DM7*/DBI7* DQS7_T
96 97
DM8*/DBI8* DQS8_T
M_B_DQS#0
11
DQS0_C
32 M_B_DQS#1
DQS1_C M_B_DQS#2
C411 53
DQS2_C M_B_DQS#3
74
DQS3_C
M_B_DQS#4
*10u_6.3V_X5R_06 177
DQS4_C
198 M_B_DQS#5
DDR
DQS5_C M_B_DQS#6
219
DQS6_C M_B_DQS#7
240
DQS7_C
95
DQS8_C
162
S2*/C0
165
S3*/C1
3
D4AS0-26001-1P40
DDR
6,8,27,42,44 VDDQ
8,44 VTT_MEM
8,44 2.5V
8,16,17,18,21,22,23,24,25,26,27,28,29,32,33,34,36,37,38,39,41,42,44,46 3.3VS
3
2 1
VTT_MEM
J_DIMMB_1B
VDDQ
2.5V
163 258
VDD19 VTT
160
VDD18
159
VDD17
154 259
VDD16 VPP2
153 257
M_B_DQ[63:0] 3 VDD15 VPP1
148
VDD14
147
VDD13 3.3VS
142
VDD12
141
VDD11
136 255
VDD10 VDDSPD
135
VDD9
130
VDD8
129 C419
VDD7
124
VDD6
123 0.1u_10V_X7R_04
VDD5
118
VDD4 DDR
117
VDD3
112
VDD2
111
VDD1
GND1
MT1
GND2
MT2
PLACE NEAR TO PIN
251 252
VSS VSS
247 248
VSS VSS
243 244
VSS VSS
239 238
VSS VSS
235 234
VSS VSS
231 230
VSS VSS
227 226
VSS VSS
223 222
VSS VSS
217 218
VSS VSS
213 214
VSS VSS
209 210
VSS VSS
205 206
VSS VSS
201 202
VSS VSS
197 196
VSS VSS
193 192
VSS VSS
189 188
VSS VSS
185 184
VSS VSS
181 180
VSS VSS
175 176
VSS VSS
171 172
VSS VSS
167 168
VSS VSS
107 106
VSS VSS
103 102
VSS VSS
99 98
VSS VSS
93 94
VSS VSS
89 90
VSS VSS
85 86
VSS VSS
81 82
VSS VSS
77 78
VSS VSS
73 72
VSS VSS
69 68
VSS VSS
65 64
VSS VSS
61 60
VSS VSS
57 56
VSS VSS
51 52
VSS VSS
47 48
VSS VSS
43 44
VSS VSS
39 40
VSS VSS
35 36
VSS VSS
31 30
VSS VSS
27 26
VSS VSS
23 22
VSS VSS
19 18
VSS VSS
15 14
VSS VSS
9 10
VSS VSS
5 6
M_B_DQS[3:0] 3
VSS VSS
1 2
VSS VSS
M_B_DQS[7:4] 3
D4AS0-26001-1P40
DDR
VDDQ
M_B_DQS#[3:0] 3
R192
D I M M
1K_1%_04
DDR
M_B_DQS#[7:4] 3
DDR_VREFCA_CHB_DIMM
C450
R197
*0.1u_10V_X7R_04
DDR 1K_1%_04
DDR
R198 2_1%_04
DIMM_DQ_CPU_VREF_B
DDR
C455
0.022u_25V_X7R_04
DDR
R209
24.9_1%_04
DDR
Title Title Title
[09] DDR4 CHB SO-DIMM_0 [09] DDR4 CHB SO-DIMM_0 [09] DDR4 CHB SO-DIMM_0
Size Size Size Document Number Document Number Document Number
6-71-NP500-D02 6-71-NP500-D02 6-71-NP500-D02
A3 A3 A3 N18P N18P N18P
Date: Date: Date: Monday, February 24, 2020 Monday, February 24, 2020 Monday, February 24, 2020 Sheet Sheet Sheet 9 9 9
2 1
D
C421
2.2u_6.3V_X5R_04
DDR
C
B
A
R e v R e v R e v
D02 D02 D02
o f o f o f 59 59 59