Table of Contents
Advertisement
5.4Abstimmsystem – Tuning System
Die
Abstimmung
des
PLL-Synthesizer Baustein IC702. In diesem Baustein
wird die Frequenz des Mischoszillators an Pin9
(FM_IN) gemessen und mit dem vom Steuerprozessor
eingestellten Sollwert verglichen und geregelt. Die
Regelung des Oszillators geschieht über den Ausgang
PD1, Pin21, dessen Ausgangsspannung in der Ver-
stärker- und Filterstufe T707/T709 aufbereitet wird. Die
Ausgangsspannung U_TUNE dieser Stufe ist die Ab-
stimmspannung für den Oszillator des Frontends.
Die Ausgangsfrequenz des Mischoszillators (Pin8 des
Frontends) wird über Verstärkerstufe um T702 entkop-
pelt.
Das PLL-IC IC702 enthält auch den ZF-Zähler,
der über den Eingang HCTR, Pin16 die ZF-Frequenz
zur korrekten Mittenabstimmung mißt. Der ermittelte
ZF-Wert wird vom Prozessor ausgelesen und ausge-
wertet.
IC702 enthält ferner noch ein Schieberegister, welches
vom Steuerprozessor geladen werden kann und über
dessen Ausgänge OUT0...OUT6 die Funktionen dse
Tuners gesteuert werden.
5.5Regelung der Eingangsstufe - Input Gain Control
Die Regelung der Eingangsstufe erfolgt automatisch
anhand des ZF-Ausgangspegels.
D801 gleichgerichtet und regelt bei starken Emp-
fangsfeldstärken die Verstärkung der Dual-Gate Ein-
gangsstufe herunter.
Zusätzlich kann die Eingangs-
feldstärke vom Prozessor weiter herabgesetzt werden.
Dazu dienen die Leitungen LO/DX1 und LO/DX2 des
IC701. Diese Leitungen werden vom Prozessor auto-
matisch anhand des Feldstärkewertes oder bei Be-
tätigung
des
Attenuators
geschaltet. Zur Bestimmung der Empfangsfeldstärke
wird die AGC-Spannung des ZF-Begrenzerverstärkers
an Pin 25 von IC701 über die Leitung FELDST zum
Prozessor geleitet und dort mit dessen internen A/D
Wandler ausgewertet.
5.6RDS-Decoder
Die RDS-Daten werden aus dem vom Demodulator
gelieferten MPX-Signal gewonnen. Das MPX-Signal an
Pin 8 von IC701 wird mit T708 verstärkt und dem
RDS-Demodulator IC705 zugeführt. In diesem IC wird
zunächst der 57 kHz RDS-Hilfsträger aus dem MPX
Signal herausgefiltert. Anschließend werden Takt und
Daten in einem 2PSK-Demodulator zurückgewonnen.
Daten und Takt stehen an den Ausgängen RDDA und
RDCL zur Verfügung. Die Fehlerkorrektur und Decodie-
rung der empfangenen Daten erfolgen im IC706. Die
aufbereiteten Daten werden seriell über die Ausgänge
CL_OUT und DA_OUT an den Tuner-Steuerprozessor
IC707 übertragen.
Tuners
erfolgt
über
Dieser wird über
(Eingangsabschwächers)
den
Tuning is accomplished by the PLL synthesizer IC702.
In this circuit the frequency of the mixing oscillator of
the front end (pin 9 of FM front end module) is meas-
ured and compared to the target value given by the
micro processor. The control of the mixing frequency
oscillator is done through the analog control voltage
U_TUNE which is derived from the output of the tuning
IC (pin21) through the amplifier/filter circuit around
transistors T707/T709.
IC702 additionally contains a 7bit shift register (Outputs
OUT0...OUT6) which can be loaded by the controller to
control the tuner functions.
The FM frontend incorporates a dual gate MOS-FET
input stage with an adjustable gain. By this means the
front end can be adjusted to the field strength of the
tuned-in station. Gain adjustment is done by an analog
feedback loop through the control voltage on pin 3 of
the front end module. The control voltage is derived by
the circuit around diode D801 and transistor T801 from
the IF signal level at the output of the IF limiter ampli-
fier.
Additionally the u-processor can reduce the input gain
for very strong signals (like on some cable nets)
through the control signals LO/DX1 and LO/DX2. The
processor switches these signals based on the field
strength and on the manual ATTENuator setting.
RDS data is extracted from the MPX output signal of
the FM decoder (IC701-pin8)by the RDS demodulator
IC 705. RDS clock and data signals are present on
outputs RDCL and RDDA of IC705. These RDS data
are decoded in IC707. The decoded data is then
passed to the u-processor for further processing and
display.
17
Advertisement
Table of Contents
