LG 77EG9700 Service Manual page 59

IC12300
LG1614
AD13
DDR_A[0]
AD15
DDR_A[1]
AD11
DDR_A[2]
AD9
DDR_A[3]
AE18
DDR_A[4]
AE10
DDR_A[5]
AE17
DDR_A[6]
AD10
DDR_A[7]
AD17
DDR_A[8]
AD12
DDR_A[9]
AE19
DDR_A[10]
AE16
DDR_A[11]
AE15
DDR_A[12]
AE12
DDR_A[13]
AD16
DDR_A[14]
AD14
DDR_A[15]
AE9
DDR_BA[0]
AD18
DDR_BA[1]
AE13
DDR_BA[2]
AE7
DDR_RAS_N
AE8
DDR_CAS_N
AD8
DDR_WE_N
AD7
DDR_ODT
AE14
DDR_CKE
AE11
DDR_RST_N
AF17
DDR_U_CK
AG17
DDR_U_CK_N
AF8
DDR_D_CK
AG8
DDR_D_CK_N
R12400
AD19
DDR_ZQ_CALIB
240 1%
AG5
DDR_DQ[0]
AG12
DDR_DQ[1]
AF4
DDR_DQ[2]
AF11
DDR_DQ[3]
AH4
DDR_DQ[4]
AH12
DDR_DQ[5]
AG4
DDR_DQ[6]
AF12
DDR_DQ[7]
AG11
DDR_DQ[8]
AG6
DDR_DQ[9]
AF10
DDR_DQ[10]
AF5
DDR_DQ[11]
AF9
DDR_DQ[12]
AH6
DDR_DQ[13]
AG10
DDR_DQ[14]
AF6
DDR_DQ[15]
AH10
DDR_DM[0]
AH7
DDR_DM[1]
AG7
DDR_DQS[0]
AF7
DDR_DQS_N[0]
AG9
DDR_DQS[1]
AH9
DDR_DQS_N[1]
AG14
DDR_DQ[16]
AF20
DDR_DQ[17]
AF13
DDR_DQ[18]
AG21
DDR_DQ[19]
AH13
DDR_DQ[20]
AH21
DDR_DQ[21]
AG13
DDR_DQ[22]
AF21
DDR_DQ[23]
AG20
DDR_DQ[24]
AG15
DDR_DQ[25]
AF19
DDR_DQ[26]
AF14
DDR_DQ[27]
AF18
DDR_DQ[28]
AH15
DDR_DQ[29]
AG19
DDR_DQ[30]
AF15
DDR_DQ[31]
AH19
DDR_DM[2]
AH16
DDR_DM[3]
AG16
DDR_DQS[2]
AF16
DDR_DQS_N[2]
AG18
DDR_DQS[3]
AH18
DDR_DQS_N[3]
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes
U14_DDR_A[0-12]
U14_DDR_A[0]
U14_DDR_A[1]
U14_DDR_A[2]
U14_DDR_A[0-12]
U14_DDR_A[3]
U14_DDR_A[4]
U14_DDR_A[5]
U14_DDR_A[6]
U14_DDR_A[7]
U14_DDR_A[8]
U14_DDR_A[9]
U14_DDR_A[10]
U14_DDR_A[11]
U14_DDR_A[12]
U14_DDR_BA[0]
U14_DDR_BA[1]
U14_DDR_BA[2]
U14_DDR_RAS
U14_DDR_CAS
U14_DDR_WE
U14_DDR_ODT
U14_DDR_CKE
U14_DDR_RESET
U14_D1_CLK
U14_D1_CLK
U14_DDR_DQ[0-15]
U14_D0_CLK
U14_D0_CLK
U14_DDR_DQ[0]
U14_DDR_DQ[1]
U14_DDR_DQ[2]
U14_DDR_DQ[3]
U14_DDR_DQ[4]
U14_DDR_DQ[5]
U14_DDR_DQ[6]
U14_DDR_DQ[7]
U14_DDR_DQ[8]
U14_DDR_DQ[9]
U14_DDR_DQ[10]
U14_DDR_DQ[11]
U14_DDR_DQ[12]
U14_DDR_DQ[0-15]
U14_DDR_DQ[13]
U14_DDR_DQ[14]
U14_DDR_DQ[15]
U14_DDR_DM[0]
U14_DDR_DM[1]
U14_DDR_DQS[0]
U14_DDR_DQS[0]
U14_DDR_DQS[1]
U14_DDR_DQS[1]
U14_DDR_DQ[16-31]
U14_DDR_DQ[16]
U14_DDR_DQ[17]
U14_DDR_DQ[18]
U14_DDR_DQ[19]
U14_DDR_DQ[20]
U14_DDR_DQ[21]
U14_DDR_DQ[22]
U14_DDR_DQ[23]
U14_DDR_DQ[24]
U14_DDR_DQ[25]
U14_DDR_DQ[26]
U14_DDR_DQ[27]
U14_DDR_DQ[28]
U14_DDR_DQ[29]
VDDC15_U14_DDR
U14_DDR_DQ[30]
U14_DDR_CKE
U14_DDR_DQ[31]
R12402
U14_DDR_DM[2]
10K
U14_DDR_DM[3]
U14_DDR_RESET
U14_DDR_DQS[2]
U14_DDR_DQS[2]
U14_DDR_DQS[3]
U14_DDR_DQS[3]
U14_D1_CLK
R12401
100
U14_D1_CLK
IC12400
H5TQ1G63EFR-PBC
U14_DDR0_VREFCA
U14_DDR_A[0]
N3 M8
A0 VREFCA
U14_DDR_A[1]
P7
A1
U14_DDR_A[2]
P3
A2
U14_DDR_A[3]
N2 H1
A3 VREFDQ
U14_DDR_A[4]
P8
A4
U14_DDR_A[5]
P2
A5
U14_DDR_A[6]
R8 L8
A6 ZQ
U14_DDR_A[7]
R2
A7
U14_DDR_A[8]
T8
A8
U14_DDR_A[9]
R3 B2
A9 VDD_1
U14_DDR_A[10]
L7 D9
A10/AP VDD_2
U14_DDR_A[11]
R7 G7
A11 VDD_3
U14_DDR_A[12]
N7 K2
A12/BC VDD_4
T3 K8
NC_7 VDD_5
N1
VDD_6
M7 N9
NC_5 VDD_7
R1
VDD_8
M2 R9
U14_DDR_BA[0] BA0 VDD_9
N8
U14_DDR_BA[1]
BA1
M3
U14_DDR_BA[2] BA2
A1
VDDQ_1
J7 A8
U14_D0_CLK
CK VDDQ_2
K7 C1
U14_D0_CLK CK VDDQ_3
K9 C9
U14_DDR_CKE CKE VDDQ_4
D2
VDDQ_5
L2 E9
CS VDDQ_6
K1 F1
U14_DDR_ODT ODT VDDQ_7
J3 H2
U14_DDR_RAS
RAS VDDQ_8
K3 H9
U14_DDR_CAS
CAS VDDQ_9
L3
U14_DDR_WE WE
J1
NC_1
T2 J9
U14_DDR_RESET
RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
U14_DDR_DQS[0]
DQSL NC_6
G3
U14_DDR_DQS[0] DQSL
C7 A9
U14_DDR_DQS[1]
DQSU VSS_1
B7 B3
U14_DDR_DQS[1]
DQSU VSS_2
E1
VSS_3
E7 G8
U14_DDR_DM[0]
DML VSS_4
D3 J2
U14_DDR_DM[1]
DMU VSS_5
J8
VSS_6
U14_DDR_DQ[0]
E3 M1
DQL0 VSS_7
U14_DDR_DQ[1]
F7 M9
DQL1 VSS_8
U14_DDR_DQ[2]
F2 P1
DQL2 VSS_9
U14_DDR_DQ[3]
F8 P9
DQL3 VSS_10
U14_DDR_DQ[4]
H3 T1
DQL4 VSS_11
U14_DDR_DQ[5]
H8 T9
DQL5 VSS_12
U14_DDR_DQ[6]
G2
DQL6
U14_DDR_DQ[7]
H7
DQL7
B1
VSSQ_1
U14_DDR_DQ[8]
D7 B9
DQU0 VSSQ_2
U14_DDR_DQ[9]
C3 D1
DQU1 VSSQ_3
U14_DDR_DQ[10]
C8 D8
DQU2 VSSQ_4
U14_DDR_DQ[11]
C2 E2
DQU3 VSSQ_5
U14_DDR_DQ[12]
A7 E8
DQU4 VSSQ_6
U14_DDR_DQ[13]
A2 F9
DQU5 VSSQ_7
U14_DDR_DQ[14]
B8 G1
DQU6 VSSQ_8
U14_DDR_DQ[15]
A3 G9
DQU7 VSSQ_9
VDDC15_U14_DDR
U14_DDR0_VREFCA
R12404
10K
U14_D0_CLK
R12403
100
U14_D0_CLK
U14_DDR_A[0-12]
U14_DDR_A[0]
U14_DDR_A[1]
U14_DDR0_VREFDQ
U14_DDR_A[2]
U14_DDR_A[3]
U14_DDR_A[4]
U14_DDR_A[5]
R12407
1% VDDC15_U14_DDR U14_DDR_A[6]
240
U14_DDR_A[7]
U14_DDR_A[8]
U14_DDR_A[9]
U14_DDR_A[10]
U14_DDR_A[11]
U14_DDR_A[12]
U14_DDR_BA[0]
U14_DDR_BA[1]
U14_DDR_BA[2]
U14_D1_CLK
U14_D1_CLK
U14_DDR_CKE
U14_DDR_ODT
0.1uF
C12401
U14_DDR_RAS
0.1uF
C12402
U14_DDR_CAS
U14_DDR_WE
U14_DDR_RESET
U14_DDR_DQS[2]
U14_DDR_DQS[2]
U14_DDR_DQS[3]
U14_DDR_DQS[3]
U14_DDR_DQ[16-31]
U14_DDR_DM[2]
U14_DDR_DM[3]
U14_DDR_DQ[16]
U14_DDR_DQ[17]
U14_DDR_DQ[18]
U14_DDR_DQ[19]
U14_DDR_DQ[20]
U14_DDR_DQ[21]
U14_DDR_DQ[22]
U14_DDR_DQ[23]
U14_DDR_DQ[24]
U14_DDR_DQ[25]
U14_DDR_DQ[26]
U14_DDR_DQ[27]
U14_DDR_DQ[28]
U14_DDR_DQ[29]
U14_DDR_DQ[30]
U14_DDR_DQ[31]
VDDC15_U14_DDR VDDC15_U14_DDR
U14_DDR0_VREFDQ U14_DDR1_VREFCA
U14 DDR
IC12401
H5TQ1G63EFR-PBC
U14_DDR1_VREFCA
N3 M8
A0 VREFCA
U14_DDR1_VREFDQ
P7
A1
P3
A2
N2 H1
A3 VREFDQ
P8
A4
P2
R12414
A5
1% VDDC15_U14_DDR
R8 L8 240
A6 ZQ
R2
A7
T8
A8
R3 B2
A9 VDD_1
L7 D9
A10/AP VDD_2
R7 G7
A11 VDD_3
N7 K2
A12/BC VDD_4
T3 K8
NC_7 VDD_5
N1
VDD_6
M7 N9
NC_5 VDD_7
R1
VDD_8
M2 R9
BA0 VDD_9
N8
BA1
M3
BA2
A1
VDDQ_1
J7 A8
CK VDDQ_2
K7 C1
CK VDDQ_3
K9 C9
CKE VDDQ_4
D2
VDDQ_5
L2 E9
CS VDDQ_6
K1 F1
ODT VDDQ_7
J3 H2 0.1uF
C12406
RAS VDDQ_8
K3 H9 0.1uF
C12407
CAS VDDQ_9
L3
WE
J1
NC_1
T2 J9
RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
DQSL NC_6
G3
DQSL
C7 A9
DQSU VSS_1
B7 B3
DQSU VSS_2
E1
VSS_3
E7 G8
DML VSS_4
D3 J2
DMU VSS_5
J8
VSS_6
E3 M1
DQL0 VSS_7
F7 M9
DQL1 VSS_8
F2 P1
DQL2 VSS_9
F8 P9
DQL3 VSS_10
H3 T1
DQL4 VSS_11
H8 T9
DQL5 VSS_12
G2
DQL6
H7
DQL7
B1
VSSQ_1
D7 B9
DQU0 VSSQ_2
C3 D1
DQU1 VSSQ_3
C8 D8
DQU2 VSSQ_4
C2 E2
DQU3 VSSQ_5
A7 E8
DQU4 VSSQ_6
A2 F9
DQU5 VSSQ_7
B8 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
VDDC15_U14_DDR
U14_DDR1_VREFDQ
BSD-14Y-UD-124-HD
2013.12.17
LGE Internal Use Only