Figure 20. 80960Mc Pga Pinout-View From Bottom (Pins Facing Up) - Intel 80960MC Manual

Embedded 32-bit microprocessor with integrated floating-point unit and memory management unit
Table of Contents

Advertisement

80960MC
1
2
P
V
N.C.
CC
N
V
N.C.
SS
M
N.C.
V
CC
L
DEN
N.C.
K
BE
FAIL
3
J
DT/R
BE
H
W/R
BE
G
LAD
READY
30
F
LAD
LAD
29
E
LAD
LAD
28
D
ALE
ADS
C
HOLD LAD
25
B
LAD
LAD
23
A
V
V
CC
SS
1
2
Figure 20. 80960MC PGA Pinout—View from Bottom (Pins Facing Up)
24
3
4
5
6
7
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
V
V
V
N.C.
N.C.
SS
SS
CC
V
CC
V
SS
V
2
SS
LOCK
0
BE
1
CACHE
31
LAD
26
27
HLDA
BADAC
V
V
LAD
LAD
CC
SS
20
LAD
LAD
LAD
LAD
LAD
24
22
21
18
15
LAD
LAD
LAD
LAD
LAD
17
19
16
14
3
4
5
6
7
8
9
10
11
12
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
V
V
N.C.
N.C.
N.C.
SS
CC
V
V
CC
N.C.
N.C.
N.C.
N.C.
N.C.
V
CC
LAD
LAD
V
V
INT
8
3
CC
SS
13
LAD
LAD
LAD
CLK2
LAD
12
10
6
2
LAD
LAD
LAD
LAD
LAD
11
9
7
5
4
8
9
10
11
12
13
14
P
V
V
SS
CC
N
N.C.
N.C.
M
N.C.
N.C.
L
N.C.
N.C.
SS
K
N.C.
N.C.
J
N.C.
N.C.
H
N.C.
N.C.
G
N.C.
N.C.
F
N.C.
N.C.
E
V
N.C.
SS
D
N.C.
N.C.
C
INT
INT
3
1
0
B
V
RESET
SS
0
A
INT
V
1
2
CC
13
14

Advertisement

Table of Contents
loading

Table of Contents