Figure 8-98. Memory Interface Circuit (84012432001) - Motorola APX 1000 Detailed Service Manual

8-204
DDR INTERFACE
U6302 OMAP1710
D9
SDCLKX SDCLKX
C9
SDCLK SDCLK
H12
SDCLK_EN SDCLK_EN
H8
NSWE
NSWE
B3
SBANK_0 SBANK_0
C3
SBANK_1 SBANK_1
D6 H7
0
SDATA_0 SDATA_0 CONTROL NSRAS NSRAS
C6 B4
1
SDATA_1 SDATA_1 NSCAS NSCAS
C5
2 G8
SDATA_2 SDATA_2 CS_SDRAM CS_SDRAM
3 D7 D10
SDATA_3 SDATA_3 NSDQMU NSDQMU
4 D5 C8
SDATA_4 SDATA_4 NSDQML NSDQML
5 C7 C14
SDATA_5 SDATA_5 DSQ_H DSQ_H
6 C4 D4
SDATA_6 SDATA_6 DSQ_L DSQ_L
7 D8 A2
SDATA_7 SDATA_7 SADD_0 SADD_0
8 C10 B2
SDATA_8 SDATA_8 DATA SADD_1 SADD_1
D14 B6
9
SDATA_9 SADD_2
SDATA_9 SADD_2
D11 A1
10
SDATA_10 SDATA_10 SADD_3 SADD_3
C13 G10
11
SDATA_11 SDATA_11 SADD_4 SADD_4
C11 B9
12
SDATA_12 SDATA_12 SADD_5 SADD_5
D13 G12
13
SDATA_13 SDATA_13 SADD_6 SADD_6
D12 G11
14
SDATA_14 SDATA_14 ADDRESS SADD_7 SADD_7
15 C12 G9
SDATA_15 SDATA_15 SADD_8 SADD_8
B12
SADD_9 SADD_9
B8
SADD_10 SADD_10
H10
SADD_11 SADD_11
H9
SADD_12 SADD_12
H11
SADD_13 SADD_13
DDR_DATA<17..0>
MMC INTERFACE
F2_TIMER_OUT
U6302
V11
MMC1_CLK MMC1_CLK
M15
OMAP1710
MMC1_CLKIN MMC1_CLKIN
P11
MMC1_CMD MMC1_CMD
P19
MMC1_CMDDIR MMC1_CMDDIR
P20
MMC1_DATDIR0 MMC1_DATDIR0
P18
OPTION CARD INTF MMC1_DATDIR1 MMC1_DATDIR1
M14
MMC1_DATDIR2 MMC1_DATDIR2
R18
MMC1_DATDIR3 MMC1_DATDIR3
R11
MMC1_DAT0 MMC1_DAT0
V10
MMC1_DAT1 MMC1_DAT1
W10
MMC1_DAT2 MMC1_DAT2
W11
MMC1_DAT3 MMC1_DAT3
Y10
MMC2_CLK MMC2_CLK
Y8
MMC2_CMD MMC2_CMD
V9
MMC2_CMDDIR MMC2_CMDDIR
V5
MMC2_DATDIR0 MMC2_DATDIR0
W19
MEMORY CARD INTF
MMC2_DATDIR1 MMC2_DATDIR1
W8
MMC2_DAT0 MMC2_DAT0
V8
MMC2_DAT1 MMC2_DAT1
W15
MMC2_DAT2 MMC2_DAT2
R10
MMC2_DAT3 MMC2_DAT3

Figure 8-98. Memory Interface Circuit (84012432001)

U6301
V_EXT_1.85
R6301 TP6307
10K
TEST_POINT
DNP TP6308
TEST_POINT
MT46H16M16LF
DDR_CLKX_1
DNP
DDR_CLK_1 G2
CLK CLK
DDR_CLKE G3
CLK* CLK*
DDR_WE G1
0
EN_CLKE EN_CLKE
DDR_BANK0
1
DDR_BANK1 DDR_WE G7
2 0
WE WE
DDR_RAS DDR_CAS G8
3 4
CAS CAS
DDR_CAS DDR_RAS G9
4 3
RAS RAS
DDR_CS DDR_CS H7
5 DDR_CRTL<6..0> 5
EN_CS EN_CS
DDR_UDM
DDR_LDM 1 DDR_BANK0 H8
BA0 BA0
DDR_DQSH 2 H9
BA1 BA1
DDR_DQSL 0 J8
A0 A0
0 1 J9
A1 A1
1 2 DDR_ADDR<2> K7
A2 A2
DDR_ADDR<3> K8
2 3
A3 A3
DDR_ADDR<4> K2
3 4
A4 A4
DDR_ADDR<5> K3
4 5
A5 A5
DDR_ADDR<6> J1
5 6
A6 A6
DDR_ADDR<7> J2
6 7
A7 A7
DDR_ADDR<8> J3
7 8
A8 A8
8 9 DDR_ADDR<9> H1
A9 A9
9 10 DDR_ADDR<10> J7
A10_AP A10_AP
10 11 DDR_ADDR<11> H2
A11 A11
11 12 DDR_ADDR<12> H3
A12 A12
12 DDR_UDM F2
UDM UDM
13 DDR_LDM F8
LDM LDM
DDR_ADDR<13..0>
13
RSW_A
R6305
0
OUT
DNP
1
TEST_POINT
TP6301
AVR_STATUS_1.8V
OUT
RSW_B
R6307
0
OUT
RSW_INT
R63050
0
OUT
Schematics, Boards Overlays, and Parts Lists: Transceiver (RF) Boards: UHF2 (84012432001 / PC000354A01)
DNP
1
TP6304
TP6303
TEST_POINT
1
DNP
TEST_POINT
E2 DDR_DQSH
UDQS UDQS
E8 DDR_DQSL
LDQS LDQS
A8 DDR_DATA<0>
0
DQ0 DQ0
B7 DDR_DATA<1>
1
DQ1 DQ1
B8 DDR_DATA<2>
2
DQ2
DQ2
C7 DDR_DATA<3>
3
DQ3 DQ3
C8 DDR_DATA<4>
4
DQ4 DQ4
D7 5 DDR_DATA<5>
DQ5 DQ5
D8 6 DDR_DATA<6>
DQ6 DQ6
E7 7 DDR_DATA<7>
DQ7 DQ7
E3 8 DDR_DATA<8>
DQ8 DQ8
D2 9 DDR_DATA<9>
DQ9 DQ9
D3 10 DDR_DATA<10>
DQ10 DQ10
C2 DDR_DATA<11>
11
DQ11 DQ11
C3 DDR_DATA<12>
12
DQ12 DQ12
B2 DDR_DATA<13>
13
DQ13 DQ13
B3 DDR_DATA<14> PA_SHTDN
14
DQ14
DQ14
A2 DDR_DATA<15>
15
DQ15 DQ15
F3
PA_SHTDN
NC1 NC1
NC NC
F7
NC2 NC2
R6492
FLASH INTERFACE
DNP
0 1
TP6305
U6302
TEST_POINT
DNP
8 1
OMAP1710
TP6306 L4
NF_ADV NF_ADV
TEST_POINT
M7
NFCS_0 NFCS_0
M3
NFCS_1 NFCS_1
M4
NFCS_2 NFCS_2
N8
NFCS_3 NFCS_3
U4
NFOE NFOE
CONTROL W1
NFRP NFRP
W2
NFWE
NFWE
V4
NFWP NFWP
N4 N3
0
FDATA_0 FDATA_0 FCLK FCLK
N2 V2
1
FDATA_1 FDATA_1 FRDY FRDY
N7
2 J8
FDATA_2 FDATA_2 FADD_1 FADD_1
3 P2 D3
FDATA_3 FDATA_3 FADD_2 FADD_2
4 P4 C1
FDATA_4 FDATA_4 FADD_3 FADD_3
5 P7 E4
FDATA_5 FDATA_5 FADD_4 FADD_4
6 R2 D2
FDATA_6 FDATA_6 FADD_5 FADD_5
7 R3 F4
FDATA_7 FDATA_7 FADD_6 FADD_6
8 R4 E3
FDATA_8 FDATA_8 DATA FADD_7 FADD_7
T2 J7
9
FDATA_9 FDATA_9 FADD_8 FADD_8
T3 F3
10
FDATA_10 FADD_9
FDATA_10 FADD_9
P8 G4
11
FDATA_11 FDATA_11 FADD_10 FADD_10
U1 G3
12
FDATA_12 FDATA_12 FADD_11 FADD_11
U3 G2
13
FDATA_13 FDATA_13 FADD_12 FADD_12
T4
14 K8
FDATA_14 FDATA_14 ADDRESS FADD_13 FADD_13
15 V3 H4
FDATA_15 FDATA_15 FADD_14 FADD_14
H3
FADD_15 FADD_15
K7
FADD_16 FADD_16
J2
FADD_17 FADD_17
J4
FADD_18 FADD_18
J3
FADD_19 FADD_19
F2
FADD_20 FADD_20
L8
FADD_21
FADD_21
K4
FADD_22 FADD_22
K3
FADD_23 FADD_23
L7
FADD_24 FADD_24
E1
FADD_25 FADD_25
FLASH_DATA<15..0>
CHANGES MADE
ADDED PA_SHTDN TO PORT M7 & R6492
V_EXT_1.85
V_EXT_1.85
R6316
10K
FLASH_CTRL<8..0>
R6304 0
7 FLASH_RDY V_FLASH
V_EXT_1.85
R6306
10K
R6310 U6304
33
6
R6314
33
0
33 E6
1
R6311
CLK CLK
B4
CE CE WAIT WAIT
2 FLASH_OE_A F8
OE OE
8 4 33 G8
R6313
WE WE DQ0 DQ0
1 TEST_POINT 3 D4
TP6302
RST RST DQ1 DQ1
DNP
1 C6
WP WP DQ2 DQ2
33 2 0 F6
R6312
ADV ADV DQ3 DQ3
3
DQ4 DQ4
4
DQ5 DQ5
A1
1
A1 A1 DQ6 DQ6
B1
6 2
A2 A2 DQ7 DQ7
C1
7 3
A3 A3
D1
1 4
A4 A4 DQ8 DQ8
2 5 D2
A5 A5 DQ9 DQ9
3 6 A2
A6 A6 DQ10 DQ10
4 7 C2
A7 A7 DQ11 DQ11
5 8 A3
A8 A8 DQ12 DQ12
6 9 B3
A9 A9 DQ13 DQ13
7 10 C3
A10 A10 DQ14 DQ14
D3
8 11
A11 A11 DQ15 DQ15
C4
9 12
A12 A12
A5
10 13
A13 A13
B5
11 14
A14 A14 RFU1 RFU1
C5
12 15
A15 A15 RFU2 RFU2
D7
13 16
A16 A16 RFU3 RFU3
14 17 D8
A17 A17 RFU4 RFU4
15 18 A7
A18 A18
16 19 B7
A19 A19
17 20 C7
A20 A20
18 21 C8
A21 A21
19 22 A8
A22 A22
20 23 G1
A23 A23
H8
21 24
A24 A24
B6
22 25
A25_512M A25_512M
B8
23
A26_1G A26_1G
NC NC
24
25
FLASH_ADDR<25..1>
C6308 C6309 C6310 C6311
0.1UF 0.1UF 0.1UF 0.1UF
0105955U25
F7
F2 0
E2 1
G3 2
E4 3
E5
4
G5
5
G6
6
H7
7
E1
8
E3
9
F3 10
F4 11
F5 12
H5 13
G7 14
E7
15
E8
NC NC
F1
NC NC
G2
NC NC
H1
NC NC