Xantrex XDL 35-5T Operating Manual page 134

Lo strumento deve anche essere configurato di modo che il valore di ist può essere ritornato al
controller durante l'operazione d'interrogazione ciclica parallela. Il controller configura lo
strumento inviando il comando Parallel Poll Configure (PPC) (configura interrogazione ciclica
parallela) seguito dal comando Parallel Poll enable (PPE) (abilita interrogazione ciclica). I bit nel
comando PPE sono riportati di seguito:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 =
bit 2 =
bit 1 =
bit 0 =
Esempio. Per ritornare il bit RQS (bit 6 del Status Byte Register) come 1 quando è vero e come 0
quando è falso nella posizione bit 1 in risposta a un'operazione d'interrogazione ciclica
parallela, inviare i comandi seguenti
La risposta all'interrogazione ciclica parallela proveniente dallo strumento sarà 00H se RQS è 0
e 01H se RQS è 1.
Durante la risposta di interrogazione ciclica parallela, le linee dell'interfaccia DIO hanno una
terminazione resistiva (terminazione passiva), che consente a più dispositivi di condividere la
stessa posizione dei bit sia in configurazione AND che OR. Per ulteriori ragguagli, vedi
IEEE 488.1.
Registri stati strumento
Questa sezione descrive il modello completo degli stati dello strumento. Si ricorda che alcuni
registri sono specifici alla sezione GPIB dello strumento e non hanno molta pertinenza con
l'ambito RS232.
Standard Event Status Register e Standard Event Status Enable Register
(registro stati eventi ordinari e registro abilitazione stati eventi ordinari)
Questi due registri vengono utilizzati in conformità allo Standard 488.2 IEEE. I bit impostati nello
Standard Event Status Register che corrispondono ai bit impostati nello Standard Event Enable
Register comportano l'invio del bit ESB nello Status Byte Register.
Lo Standard Event Status Register viene letto e svuotato dal comando *ESR?. Il registro Standard
Event Status Enable si imposta con il comando *ESE <nrf> e si legge con il comando *ESE?
Bit 7 - Accensione. Interviene alla prima accensione dello strumento.
Bit 6 - A disposizione.
Bit 5 - Errore di comando. Interviene quando viene individuato un errore di sintassi in un
comando dal bus. Il segnale di analisi sintattica viene ripristinato e l'operazione di analisi
sintattica continua al byte successivo nei dati in entrata.
Bit 4 - Errore di esecuzione. Interviene quando si verifica un errore durante l'esecuzione di un
comando sottoposto ad analisi sintattica. Il numero dell'errore individuato viene inviato all
'Execution Error Register.
1- 99 Indica la presenza di un errore hardware.
116
132
X non importa
1
1 abilitazione dell'interrogazione ciclica parallela
0
significato significato della risposta bit 0 = basso, 1 = alto
?
? posizione bit della risposta
?
*PRE 64 <pmt> e quindi il PPC seguito da 69H (PPE)
Sono stati richiesti i dati d'impostazione, ma la memoria indicata non contiene dati.