Table of Contents
Advertisement
1
R1710
22
017
TMUX_EMIFA_xACE0
CL17011.0
CL17021.0
CL17031.0
017
TMUX_EMIFA_xABE(7..0)
TMUX_EMIFA_xABE0
RB1702 1
2
22
3
4
TMUX_EMIFA_xABE1
5
6
TMUX_EMIFA_xABE2
TMUX_EMIFA_xABE3
7
8
RB1703 1
2
TMUX_EMIFA_xABE4
22
3
4
TMUX_EMIFA_xABE5
TMUX_EMIFA_xABE6
5
6
TMUX_EMIFA_xABE7
7
8
CL17041.0
CL17051.0
D1S_3.3V
CL17061.0
016
TMUX_EMIFA_AECLKIN
CL17071.0
JC1705
0
017
TMUX_EMIFA_AECLKOUT1
RB1701 1
2
017
TMUX_EMIFA_ASDCKE
22
3
4
017
TMUX_EMIFA_xASDCAS
5
6
017
TMUX_EMIFA_xASDRAS
7
8
2
017
TMUX_EMIFA_xASDWE
R1708
CL17081.0
10k
NM
CL17091.0
017
TMUX_EMIFA_AEA(16..3)
RB1704
7
8
TMUX_EMIFA_AEA3
22
5
6
TMUX_EMIFA_AEA4
3
4
TMUX_EMIFA_AEA5
1
2
TMUX_EMIFA_AEA6
TMUX_EMIFA_AEA7
RB1705 1
2
22
3
4
TMUX_EMIFA_AEA8
5
6
TMUX_EMIFA_AEA9
TMUX_EMIFA_AEA10
7
8
RB1706
7
8
TMUX_EMIFA_AEA11
22
5
6
TMUX_EMIFA_AEA12
TMUX_EMIFA_AEA13
3
4
1
2
TMUX_EMIFA_AEA14
R1711
22
TMUX_EMIFA_AEA15
R1712
22
TMUX_EMIFA_AEA16
CL17101.0
CL17111.0
3
D1S_3.3V
D_GND
017
TMUX_EMIFA_AEA(16..3)
AEA[22:21]:Boot mode
00 - No boot
01 - HPI boot
10 - Reserved
4
11 - EMIFA boot
AEA[20:19]:Clock mode select for EMIFA (AECLKIN_SEL[1:0])
00 - AECLKIN (default mode)
01 - CPU/4 Clock Rate
10 - CPU/6 Clock Rate
11 - Reserved
017
TMUX_EMIFA_xASDWE
017
TMUX_EMIFA_xASDCAS
017
TMUX_EMIFA_xASDRAS
5
017
TMUX_EMIFA_ASDCKE
017
TMUX_EMIFA_AECLKOUT1
017
TMUX_EMIFA_xACE0
017
TMUX_EMIFA_xABE(7..0)
017
TMUX_EMIFA_AED(63..0)
A
B
TI-DSP-MUX(2/5)
IC1651
(2/5)
TMS320DM642GDK6E3
EMIFA
TMUX_EMIFA_AED(63..0) 017
162
171
RB1707
7
8
TMUX_EMIFA_AED0
ACE0[K25]
AED0[B24]
10
249
78
5
6
TMUX_EMIFA_AED1
ACE1[K24]
AED1[A24]
328
172
3
4
TMUX_EMIFA_AED2
ACE2[K23]
AED2[B23]
66
173
1
2
TMUX_EMIFA_AED3
ACE3[L26]
AED3[B22]
258
7
8
RB1708
TMUX_EMIFA_AED4
AED4[C22]
10
248
79
5
6
TMUX_EMIFA_AED5
ABE0[L24]
AED5[A23]
327
259
3
4
TMUX_EMIFA_AED6
ABE1[L23]
AED6[C21]
65
174
1
2
TMUX_EMIFA_AED7
ABE2[M26]
AED7[B21]
160
336
7
8
RB1709
TMUX_EMIFA_AED8
ABE3[M25]
AED8[D21]
10
62
81
5
6
TMUX_EMIFA_AED9
ABE4[R26]
AED9[A21]
157
260
3
4
TMUX_EMIFA_AED10
ABE5[R25]
AED10[C20]
322
175
1
2
TMUX_EMIFA_AED11
ABE6[T23]
AED11[B20]
393
337
RB1710
7
8
TMUX_EMIFA_AED12
ABE7[T22]
AED12[D20]
10
82
5
6
TMUX_EMIFA_AED13
AED13[A20]
396
338
3
4
TMUX_EMIFA_AED14
AHOLDA[N22]
AED14[D19]
240
261
1
2
TMUX_EMIFA_AED15
AHOLD[W24]
AED15[C19]
395
251
7
8
RB1711
TMUX_EMIFA_AED16
ABUSREQ[P22]
AED16[H24]
10
330
5
6
TMUX_EMIFA_AED17
AED17[H23]
164
70
3
4
TMUX_EMIFA_AED18
AECLKIN[H25]
AED18[G26]
329
331
1
2
TMUX_EMIFA_AED19
AECLKOUT2[J23]
AED19[G23]
68
165
7
8
RB1712
TMUX_EMIFA_AED20
AECLKOUT1[J26]
AED20[G25]
10
161
252
5
6
TMUX_EMIFA_AED21
ASDCKE[L25]
AED21[G24]
163
71
3
4
TMUX_EMIFA_AED22
AARE/ASDCAS/ASADS/ASRE[J25]
AED22[F26]
250
332
1
2
TMUX_EMIFA_AED23
AAOE/ASDRAS/ASOE[J24]
AED23[F23]
67
166
7
8
RB1713
TMUX_EMIFA_AED24
AAWE/ASDWE/ASWE[K26]
AED24[F25]
10
398
253
5
6
TMUX_EMIFA_AED25
AARDY[L22]
AED25[F24]
394
167
3
4
TMUX_EMIFA_AED26
ASOE3[R22]
AED26[E25]
397
254
1
2
TMUX_EMIFA_AED27
APDT[M22]
AED27[E24]
168
RB1714
7
8
TMUX_EMIFA_AED28
AED28[D25]
10
247
73
5
6
TMUX_EMIFA_AED29
AEA3[M24]
AED29[D26]
326
169
3
4
TMUX_EMIFA_AED30
AEA4[M23]
AED30[C25]
64
74
1
2
TMUX_EMIFA_AED31
AEA5[N26]
AED31[C26]
246
53
7
8
RB1715
TMUX_EMIFA_AED32
AEA6[N24]
AED32[AD26]
10
325
148
5
6
TMUX_EMIFA_AED33
AEA7[N23]
AED33[AD25]
63
149
3
4
TMUX_EMIFA_AED34
AEA8[P26]
AED34[AC25]
245
54
1
2
TMUX_EMIFA_AED35
AEA9[P24]
AED35[AC26]
324
237
7
8
RB1716
TMUX_EMIFA_AED36
AEA10[P23]
AED36[AB24]
10
244
150
5
6
TMUX_EMIFA_AED37
AEA11[R24]
AED37[AB25]
323
316
3
4
TMUX_EMIFA_AED38
AEA12[R23]
AED38[AB23]
156
238
1
2
TMUX_EMIFA_AED39
AEA13[T25]
AED39[AA24]
243
151
RB1717
7
8
TMUX_EMIFA_AED40
AEA14[T24]
AED40[AA25]
10
60
317
5
6
TMUX_EMIFA_AED41
AEA15[U26]
AED41[AA23]
155
56
3
4
TMUX_EMIFA_AED42
AEA16[U25]
AED42[AA26]
242
239
1
2
TMUX_EMIFA_AED43
AEA17[U24]
AED43[Y24]
320
152
7
RB1718
8
TMUX_EMIFA_AED44
AEA18[V23]
AED44[Y25]
10
59
318
5
6
TMUX_EMIFA_AED45
AEA19[V26]
AED45[Y23]
154
57
3
4
TMUX_EMIFA_AED46
AEA20[V25]
AED46[Y26]
241
319
1
2
TMUX_EMIFA_AED47
AEA21[V24]
AED47[W23]
321
230
7
8
RB1719
TMUX_EMIFA_AED48
AEA22[U23]
AED48[AD19]
10
311
5
6
TMUX_EMIFA_AED49
AED49[AC19]
45
3
4
TMUX_EMIFA_AED50
AED50[AF20]
312
1
2
TMUX_EMIFA_AED51
AED51[AC20]
142
7
8
RB1720
TMUX_EMIFA_AED52
AED52[AE20]
10
231
5
6
TMUX_EMIFA_AED53
AED53[AD20]
46
3
4
TMUX_EMIFA_AED54
AED54[AF21]
313
1
2
TMUX_EMIFA_AED55
AED55[AC21]
143
RB1721
7
8
TMUX_EMIFA_AED56
AED56[AE21]
10
232
5
6
TMUX_EMIFA_AED57
AED57[AD21]
144
3
4
TMUX_EMIFA_AED58
AED58[AE22]
233
1
2
TMUX_EMIFA_AED59
AED59[AD22]
234
7
8
RB1722
TMUX_EMIFA_AED60
AED60[AD23]
145
10
5
6
TMUX_EMIFA_AED61
AED61[AE23]
48
3
4
TMUX_EMIFA_AED62
AED62[AF23]
49
1
2
TMUX_EMIFA_AED63
AED63[AF24]
D1S_3.3V
C1701
FB1701
0.1uF
D_GND
D_GND
8M*16bit,16MB
21
53
1
2
TMUX_EMIFA_AEA16
TMUX_EMIFA_AED15
TMUX_EMIFA_AEA16
BA1
DQ15
RB1723
20
51
3
4
TMUX_EMIFA_AEA15
TMUX_EMIFA_AED14
22
TMUX_EMIFA_AEA15
BA0
DQ14
35
50
TMUX_EMIFA_AEA14
5
6
TMUX_EMIFA_AED13
TMUX_EMIFA_AEA14
A11
DQ13
22
48
7
8
TMUX_EMIFA_AEA13
TMUX_EMIFA_AED12
TMUX_EMIFA_AEA13
A10
DQ12
34
47
1
2
TMUX_EMIFA_AEA12
TMUX_EMIFA_AED11
TMUX_EMIFA_AEA12
A9
DQ11
RB1724
33
45
TMUX_EMIFA_AEA11
3
4
TMUX_EMIFA_AED10
22
TMUX_EMIFA_AEA11
A8
DQ10
32
44
TMUX_EMIFA_AEA10
5
6
TMUX_EMIFA_AED9
TMUX_EMIFA_AEA10
A7
DQ9
31
42
7
8
TMUX_EMIFA_AEA9
TMUX_EMIFA_AED8
TMUX_EMIFA_AEA9
A6
DQ8
30
13
TMUX_EMIFA_AEA8
1
2
TMUX_EMIFA_AED7
TMUX_EMIFA_AEA8
A5
DQ7
RB1725
29
11
TMUX_EMIFA_AEA7
3
4
TMUX_EMIFA_AED6
22
TMUX_EMIFA_AEA7
A4
DQ6
26
10
5
6
TMUX_EMIFA_AEA6
TMUX_EMIFA_AED5
TMUX_EMIFA_AEA6
A3
DQ5
TMUX_EMIFA_AEA5
25
8
7
8
TMUX_EMIFA_AED4
TMUX_EMIFA_AEA5
A2
DQ4
24
7
TMUX_EMIFA_AEA4
1
2
TMUX_EMIFA_AED3
TMUX_EMIFA_AEA4
A1
DQ3
RB1726
23
5
3
4
TMUX_EMIFA_AEA3
TMUX_EMIFA_AED2
22
TMUX_EMIFA_AEA3
A0
DQ2
4
5
6
TMUX_EMIFA_AED1
DQ1
19
2
7
8
TMUX_EMIFA_AED0
CS
DQ0
16
WE
17
CAS
18
RAS
39
TMUX_EMIFA_xABE1
TMUX_EMIFA_xABE3
DQMH
TMUX_EMIFA_xABE0
15
TMUX_EMIFA_xABE2
DQML
37
36
CKE
NC1
JC1706
0
38
40
JC1707
CLK
NC2
IC1701
MT48LC8M16A2P-75-Y15WTR
D_GND
C
CPU-382 (17/25)
CPU-382 (17/25)
D1S_3.3V
R1713
1k
43
140
009,010,011
R1715
10
42
AFP_CLK2M
R1716
10
41
010
AFP_FS32K
R1717
10
138
011
TMUXEC1_RXKEY
R1718
10
227
R1719
10
308
011
EC1TMUX_MIC
R1720
10
381
R1721
10
137
007,008,009
226
NZVOA_YUV(7..0)
307
380
RB1741
22
D_GND
225
NZVOA_YUV0
1
2
3
4
306
NZVOA_YUV1
379
NZVOA_YUV2
5
6
224
NZVOA_YUV3
7
8
1
2
305
NZVOA_YUV4
NZVOA_YUV5
3
4
378
223
NZVOA_YUV6
5
6
7
8
304
NZVOA_YUV7
RB1742
22
R1747
22 NM
39
005,009
27M_MP4
R1748
22
CL1714
37
007,009
NZMP4_27M
1.0
R1749
22
139
007,009
NZMP4_HSYNC
R1750
22
309
007,009
NZMP4_VSYNC
R1751
22
228
007,009
NZMP4_FIELD
D1S_3.3V
30
31
R1714
R1722
10
128
1k
@NS
023
S_IBTMUX_TDMCK
R1723
10
217
@NS
023
S_IBTMUX_TDMFS
R1724
10
298
@NS
023
S_TMUXIB_TDMDX
R1725
10
129
R1726
10
218
@NS
023
S_IBTMUX_TDMDR
R1727
10
299
R1728
10
219
300
131
220
301
221
302
133
222
303
376
377
33
35
29
127
216
D_GND
8M*16bit,16MB
21
53
1
2
21
TMUX_EMIFA_AED31
TMUX_EMIFA_AEA16
BA1
DQ15
BA1
RB1727
20
51
3
4
20
TMUX_EMIFA_AED30
TMUX_EMIFA_AEA15
BA0
DQ14
22
BA0
35
50
35
5
6
TMUX_EMIFA_AED29
TMUX_EMIFA_AEA14
A11
DQ13
A11
22
48
7
8
22
TMUX_EMIFA_AED28
TMUX_EMIFA_AEA13
A10
DQ12
A10
34
47
1
2
34
TMUX_EMIFA_AED27
TMUX_EMIFA_AEA12
A9
DQ11
A9
33
45
RB1728
33
3
4
TMUX_EMIFA_AED26
TMUX_EMIFA_AEA11
A8
DQ10
22
A8
32
44
32
5
6
TMUX_EMIFA_AED25
TMUX_EMIFA_AEA10
A7
DQ9
A7
31
42
7
8
31
TMUX_EMIFA_AED24
TMUX_EMIFA_AEA9
A6
DQ8
A6
30
13
30
1
2
TMUX_EMIFA_AED23
TMUX_EMIFA_AEA8
A5
DQ7
A5
RB1729
29
11
29
3
4
TMUX_EMIFA_AED22
TMUX_EMIFA_AEA7
A4
DQ6
22
A4
26
10
5
6
26
TMUX_EMIFA_AED21
TMUX_EMIFA_AEA6
A3
DQ5
A3
25
8
7
8
TMUX_EMIFA_AED20
TMUX_EMIFA_AEA5
25
A2
DQ4
A2
24
7
24
1
2
TMUX_EMIFA_AED19
TMUX_EMIFA_AEA4
A1
DQ3
A1
RB1730
23
5
3
4
23
TMUX_EMIFA_AED18
TMUX_EMIFA_AEA3
A0
DQ2
22
A0
4
5
6
TMUX_EMIFA_AED17
DQ1
19
2
19
7
8
TMUX_EMIFA_AED16
CS
DQ0
CS
16
16
WE
WE
17
17
CAS
CAS
18
18
RAS
RAS
39
39
TMUX_EMIFA_xABE5
DQMH
DQMH
15
TMUX_EMIFA_xABE4
15
DQML
DQML
37
36
37
CKE
NC1
CKE
0
38
40
JC1708
0
38
CLK
NC2
CLK
IC1702
MT48LC8M16A2P-75-Y15WTR
D_GND
D_GND
7-22
7-22
D
E
TI-DSP-MUX(3/5)
IC1651
(3/5)
TMS320DM642GDK6E3
272
VP0D_0[AF18]
VP2D_0[C8]
TMUXCP_YUV(7..0)
349
RB1735
VP0D_1[AE18]
VP2D_1[D8]
47
93
1
2
TMUXCP_YUV0
VP0D_2/CLKX0[AF17]
VP2D_2[A9]
186
3
4
TMUXCP_YUV1
VP0D_3/FSX0[AF16]
VP2D_3[B9]
271
5
6
TMUXCP_YUV2
VP0D_4/DX0[AE16]
VP2D_4[C9]
348
7
8
TMUXCP_YUV3
VP0D_5/CLKS0[AD16]
VP2D_5[D9]
92
1
2
TMUXCP_YUV4
VP0D_6/DR0[AC16]
VP2D_6[A10]
185
3
4
VP0D_7/FSR0[AB16]
TMUXCP_YUV5
VP2D_7[B10]
270
5
6
TMUXCP_YUV6
VP0D_8/CLKR0[AE15]
VP2D_8[C10]
347
7
8
TMUXCP_YUV7
VP0D_9[AD15]
VP2D_9[D10]
91
VP0D_10[AC15]
VP2D_10[A11]
RB1736
184
47
VP0D_11[AB15]
VP2D_11[B11]
269
VP0D_12/ACLKR0[AD14]
VP2D_12[C11]
346
VP0D_13/AFSR0[AC14]
VP2D_13[D11]
415
VP0D_14/AHCLKR0[AB14]
VP2D_14[E11]
183
VP0D_15/AMUTEIN0[AD13]
VP2D_15[B12]
268
VP0D_16/AMUTE0[AC13]
VP2D_16[C12]
345
VP0D_17/ACLKX0[AB13]
VP2D_17[D12]
414
VP0D_18/AFSX0[AD12]
VP2D_18[E12]
413
VP0D_19/AHCLKX0[AC12]
VP2D_19[E13]
95
JC1710
0
VP2CLK0[A7]
VP0CLK0[AF14]
27M_TMUX
005
89
VP0CLK1[AF12]
VP2CLK1[A13]
CL1713 1.0
R1744
47
187
VP0CTL0[AE17]
VP2CTL0[B8]
AFPTMUX_HSYNC
010,013
350
R1745
47
VP0CTL1[AC17]
VP2CTL1[D7]
AFPTMUX_VSYNC
010,013
273
R1746
47
VP0CTL2[AD17]
VP2CTL2[C7]
AFPTMUX_FIELD
010,013
287
JC1715
0
VP1D_0[AF5]
RESET[P4]
S_xTMUX_RST
016,023
C1723
0.001uF
191
VP1D_1[AF6]
NMI[B4]
CL1712 1.0
VP1D_2/CLKX1[AE6]
D_GND
VP1D_3/FSX1[AD6]
122
JC1709
0
VP1D_4/DX1[AC6]
CLKIN[AC2]
TMUX_CLK
016
VP1D_5/CLKS1[AE7]
VP1D_6/DR1[AD7]
120
VP1D_7/FSR1[AC7]
CLKMODE0[AA2]
126
VP1D_8/CLKR1[AD8]
CLKMODE1[AE4]
433
VP1D_9[AC8]
PLLV[V6]
VP1D_10[AE9]
R1739
10
VP1D_11[AD9]
TMUXCN_TCKFB
411
R1729
10
VP1D_12/AXR0_0[AC9]
TMS[E15]
CNTMUX_TMS
177
R1730
10
VP1D_13/AXR0_1[AD10]
TDO[B18]
TMUXCN_TDO
R1731
10
84
VP1D_14/AXR0_2[AC10]
TDI[A18]
CNTMUX_TDI
86
JC1716
0
VP1D_15/AXR0_3[AE11]
TCK[A16]
CNTMUX_TCK
343
R1732
10
VP1D_16/AXR0_4[AD11]
TRST[D14]
CNTMUX_TRST
87
R1733
10
TMUXCN_EMU0
VP1D_17/AXR0_5[AC11]
EMU0[A15]
266
R1734
10
TMUXCN_EMU1
VP1D_18/AXR0_6[AB11]
EMU1[C14]
180
VP1D_19/AXR0_7[AB12]
EMU2[B15]
TMUXCN_EMU(1..0)
018
265
EMU3[C15]
342
VP1CLK0[AF8]
EMU4[D15]
179
VP1CLK1[AF10]
EMU5[B16]
264
VP1CTL0[AF4]
EMU6[C16]
85
VP1CTL1[AE5]
EMU7[A17]
341
VP1CTL2[AD5]
EMU8[D16]
178
EMU9[B17]
263
D1S_3.3V
EMU10[C17]
340
EMU11[D17]
R1738 1k
McBSP
MAC_EN
275
CLOCK
TOUT0/MAC_EN[C5]
R1737 1k NM
98
RESET
TINP0[A4]
190
R1736 1k NM
JTAG
TOUT1/LENDIAN[B5]
Endian
97
TIMER
R1735 1k
TINP1[A5]
D_GND
D_GND
8M*16bit,16MB
8M*16bit,16MB
53
1
2
21
53
1
2
TMUX_EMIFA_AED47
TMUX_EMIFA_AEA16
TMUX_EMIFA_AED63
DQ15
BA1
DQ15
RB1731
51
3
4
20
51
3
4
TMUX_EMIFA_AED46
TMUX_EMIFA_AEA15
TMUX_EMIFA_AED62
DQ14
22
BA0
DQ14
50
35
50
5
6
TMUX_EMIFA_AED45
TMUX_EMIFA_AEA14
5
6
TMUX_EMIFA_AED61
DQ13
A11
DQ13
48
7
8
22
48
7
8
TMUX_EMIFA_AED44
TMUX_EMIFA_AEA13
TMUX_EMIFA_AED60
DQ12
A10
DQ12
47
1
2
34
47
1
2
TMUX_EMIFA_AED43
TMUX_EMIFA_AEA12
TMUX_EMIFA_AED59
DQ11
A9
DQ11
RB1732
45
33
45
3
4
TMUX_EMIFA_AED42
TMUX_EMIFA_AEA11
3
4
TMUX_EMIFA_AED58
22
DQ10
A8
DQ10
44
32
44
5
6
TMUX_EMIFA_AED41
TMUX_EMIFA_AEA10
5
6
TMUX_EMIFA_AED57
DQ9
A7
DQ9
42
7
8
31
42
7
8
TMUX_EMIFA_AED40
TMUX_EMIFA_AEA9
TMUX_EMIFA_AED56
DQ8
A6
DQ8
13
30
13
1
2
TMUX_EMIFA_AED39
TMUX_EMIFA_AEA8
1
2
TMUX_EMIFA_AED55
DQ7
A5
DQ7
RB1733
11
29
11
3
4
TMUX_EMIFA_AED38
TMUX_EMIFA_AEA7
3
4
TMUX_EMIFA_AED54
22
DQ6
A4
DQ6
10
5
6
26
10
5
6
TMUX_EMIFA_AED37
TMUX_EMIFA_AEA6
TMUX_EMIFA_AED53
DQ5
A3
DQ5
8
7
8
TMUX_EMIFA_AED36
TMUX_EMIFA_AEA5
25
8
7
8
TMUX_EMIFA_AED52
DQ4
A2
DQ4
7
24
7
1
2
TMUX_EMIFA_AED35
TMUX_EMIFA_AEA4
1
2
TMUX_EMIFA_AED51
DQ3
RB1734
A1
DQ3
5
3
4
23
5
3
4
TMUX_EMIFA_AED34
TMUX_EMIFA_AEA3
TMUX_EMIFA_AED50
DQ2
22
A0
DQ2
4
5
6
TMUX_EMIFA_AED33
4
5
6
TMUX_EMIFA_AED49
DQ1
DQ1
2
19
2
7
8
TMUX_EMIFA_AED32
7
8
TMUX_EMIFA_AED48
DQ0
CS
DQ0
16
WE
17
CAS
18
RAS
39
TMUX_EMIFA_xABE7
DQMH
TMUX_EMIFA_xABE6
15
DQML
36
37
36
NC1
CKE
NC1
40
JC1714
0
38
40
NC2
CLK
NC2
IC1703
IC1704
MT48LC8M16A2P-75-Y15WTR
MT48LC8M16A2P-75-Y15WTR
D_GND
F
013
@NS
D1S_3.3V
@NS
D_GND
CLKMODE[1:0]:Clock mode select
00 - Bypassx1
01 - x6
10 - x12
11 - Reserved
D1S_3.3V
FL1701
018
EMI
1
2
IN
OUT
018
GND
018
C1732
C1731
3
10uF
0.1uF
018
16V
018
018
D_GND
D_GND
RB1737
22
RB1738
22
RB1739
22
RB1740
22
CPU-382 (17/25)
BOARD NO. 1-864-974-11, 12
NMX-170_CPU-382_013_17
PCS-G70N/G70NP/G70NP2
PCS-G70S/G70SP
G
H
Advertisement
Table of Contents
