Table of Contents
Advertisement
Pinning Information
MT5561LVNT
11
12
A
CI_MCLKO
CI_MDI4
B
CI_A6
CI_MIVAL
C
CI_WAIT#
CI_RESET
CI_MDI3
D
CI_MOSTRT
CI_A7
CI_D1
E
CI_MDO0
CI_MDI5
CI_MDI7
F
CI_IREQ#
CI_MDI6
G
H
DVSS
DVSS
DVSS
J
DVSS
DVSS
DVSS
K
DVSS
DVSS
L
DVSS
DVSS
DVSS
M
DVSS
DVSS
DVSS
N
DVSS
DVSS
DVSS
P
DVSS
DVSS
R
DVSS
DVSS
DVSS
T
AVSS33_RGB
DVSS
U
SOG
SOY1
COM1
V
BP
RP
Y1
W
GP
Y
COM
11
12
13
14
15
CI_A14
CI_MDI0
CI_WE#
CI_A13
CI_MDI2
CI_MDI1
CI_A8
CI_MCLKI
CI_MISTRT
CI_MDO3
ASPDIFI
DVSS
DVSS
HDMI_2_SDA
IF_AGC
HDMI_2_HPD_CBUS
HDMI_1_SDA
MHL_SENCE
HDMI_CEC
AVDD33_CAP
RF_AGC
AVDD33_AADC
AVDD33_ADAC
AVSS33_CLN
DVSS
DVSS
DVSS
AR0_ADAC
DVSS
AL0_ADAC
AVSS33_VIDEO
DVSS
VMID_AADC
Y0
PB0
DVSS
SOY0
COM0
DVSS
PB1
PR0
PR1
CVBS_COM
13
14
15
Figure 8-4 Internal pin configuration [2/2]
IC Data Sheets
16
17
CI_IORD#
CI_A11
CI_A9
CI_OE#
CI_IOWR#
CI_D6
CI_D3
CI_CD1#
GPIO5
CI_PWR_EN
GPIO2
DVSS
USB_DP0
HDMI_2_SCL
HDMI_1_SCL
HDMI_2_RX_0
HDMI_1_HPD
HDMI_2_RX_0B
HDMI_2_RX_C
HDMI_2_RX_CB
HDMI_1_RX_1
HDMI_1_RX_1B
HDMI_1_RX_0
HDMI_1_RX_0B
AIN_R1
AIN_R3
AVDD33_REG_STB
AL1_ADAC
AVDD33_VIDEO_STB
AVDD33_RGB_STB
CVBS0
VDAC_OUT
ADCINP_DEMOD
CVBS1
16
17
back to
div.table
TPM16.4L LA
8.
18
19
CI_A10
FSRC_WR
CI_CE1#
CI_D7
CI_MDO7
CI_MDO6
CI_MDO5
CI_D5
CI_D4
CI_MDO4
USB_DP1
DVSS
USB_DM1
USB_DM0
AVDD12_HDMI_1
HDMI_2_RX_2
HDMI_2_RX_2B
HDMI_2_RX_1
HDMI_2_RX_1B
HDMI_1_RX_2
HDMI_1_RX_2B
HDMI_1_RX_C
HDMI_1_RX_CB
AIN_R2
AIN_R0
AIN_L3
AIN_L2
AR1_ADAC
AIN_L0
XTALI
AIN_L1
DVSS
XTALO
ADCINN_DEMOD
AVDD12_DEMOD
18
19
20010_303.eps
EN 33
20
20
2016-Apr-1
Advertisement
Table of Contents
