Sony DSR-300P Service Manual page 34

IC
CXD8628BR (SONY)
VIDEO SIGNAL PROCESSOR
—TOP VIEW—
V
DD
GND
110
GND
115
120 GND
V
DD
125
130
GND
V
DD
135
140 GND
144
REC AY0 - AY9 AB0 - AB7 AR0 - AR7
1 INPUT INPUT INPUT
0 OUTPUT OUTPUT OUTPUT
DIOC DP0 - DP9
1 OUTPUT
0 INPUT
REC JIOC JY0 - JY7 JC0 - JC7
1 1 OUTPUT OUTPUT
1 0
0 1 INPUT INPUT
0 0
PIN PIN
I/O SIGNAL I/O SIGNAL
NO. NO.
— —
1 V 37
DD
I
2 O SPCK2 38
3 I XRESET 39 O
4 O SO 40 O
5 I SI 41 O SPCKO
I I
6 XSC 42
I I
7 SCK 43
I O
8 TEST0 44
I O
9 TEST1 45
I
10 O SPCK3 46
11 — GND 47 I
12 O IO0 48 I
13 I/O JY7 49 I CLKSEL
I/O I
14 JY6 50
I/O I
15 JY5 51
I/O I
16 JY4 52
I/O I
17 JY3 53
—
18 — V 54
DD
19 — GND 55 I
20 I/O JY2 56 —
21 I/O JY1 57 I
I/O I
22 JY0 58
I/O I
23 JSYY 59
I/O I
24 JC7 60
I/O I
25 JC6 61
I
26 I/O JC5 62
27 I/O JC4 63 I
28 I/O JC3 64 I
29 — VDD 65 I
— I
30 GND 66
I/O I
31 JC2 67
I/O I
32 JC1 68
I/O I
33 JC0 69
I
34 I/O JSYC 70
35 I JIOC 71 I
36 — GND 72 —
9-26
GND
V
DD
GND
V
DD
V
DD
JSYY JSYC
OUTPUT OUTPUT
INPUT INPUT
1 : HIGH LEVEL
0 : LOW LEVEL
PIN PIN
I/O SIGNAL I/O SIGNAL
NO. NO.
—
V 73 — V 109 V
DD DD DD
REC 74 I/O DP9 110 — GND
JFOE 75 I/O DP8 111 O CLP2
JOOE 76 I/O DP7 112 I/O AB7
77 I/O DP6 113 I/O AB6
I/O I/O
FLBKC 78 DP5 114 AB5
I/O I/O
FLBKY 79 DP4 115 AB4
I/O I/O
SELVD 80 DP3 116 AB3
I/O
SELH 81 I/O DP2 117 AB2
AHD 82 I/O DP1 118 I/O AB1
AVD 83 I/O DP0 119 I/O AB0
AOE 84 — GND 120 — GND
85 — V 121 — V
DD DD
I I/O
AXY7 86 CLK27 122 AR7
— I/O
AXY6 87 GND 123 AR6
I I/O
AXY5 88 XTRG 124 AR5
I/O
AXY4 89 O T0 125 AR4
VDD 90 I T1 126 I/O AR3
ACLK 91 O CFP 127 I/O AR2
GND 92 O CF2 128 I/O AR1
AXY3 93 O CF1 129 I/O AR0
O O
AXY2 94 CF0 130 CLP1
O I/O
AXY1 95 XCSYNC 131 AY9
— —
AXY0 96 V 132 GND
DD
—
YINS 97 — GND 133 V
DD
CINS 98 O CSOE 134 I/O AY8
AXC7 99 O LALT 135 I/O AY7
AXC6 100 O XBFG 136 I/O AY6
AXC5 101 O XBF 137 I/O AY5
O I/O
AXC4 102 XVD 138 AY4
O I/O
AXC3 103 XHD 139 AY3
O I/O
AXC2 104 XBLK 140 AY2
I/O
AXC1 105 O SPCK1 141 AY1
AXC0 106 O PB 142 I/O AY0
DIOC 107 O LBY 143 O SUON
GND 108 — GND 144 — GND
INPUT
AXCO - AXC7 ; C AUX DATA (8-BIT OFFSET BINARY DATA)
AXY0 - AXY7 : Y AUX DATA (8-BIT OFFSET BINARY DATA)
ACLK : 13.5 MHZ EXTERNAL CLOCK
AHD : EXTERNAL REFERENCE HD
70
: EXTERNAL REFERENCE VD
AVD
AOE : EXTERNAL REFERENCE OE
CINS : C AUX DATA INSERT (H : INS/L : NORMAL)
CLK27 : 27 MHZ MASTER CLOCK
65
CLKSEL : 13.5 MHZ INTERNAL CLOK SELECT(H : CLK27/L : ACLK)
DIOC : DIO BUS CONTROL (H : OUTPUT/L : INPUT)
FLBKC : C PLAYBACK OE
60
FLBKY : Y PLAYBACK OE
JIOC : JIO BUS CONTROL (H : NORMAL/L : Hi-Z)
REC : MODE SELECT (H : REC/L : PB)
SCK : COMMUNICATION CLOCK
55
SI : COMMUNICATION SERIAL DATA
TESTO, TEST1, T1 : TEST (H : NORMAL)
XCS : COMMUNICATION CHIP SELECT
50
XRESET : SYSTEM RESET (H : NORMAL/L : RESET)
XTRG : VTR SELF CHECK
YINS : Y AUX DATA INSERT (H : INS/L : NORMAL)
45
OUTPUT
CF0 - CF2 : COLOR FRAME DATA
CFP : COLOR FRAME PILSE
40
CSOE : SYNCHRONISED OE SYNC BY COMP SYNC
CLP1, CLP2 : CLAMP SIGNAL OF A/D, D/A
JFOE : FORCED OE
JOOE : SELECTED OE
IO0 : I/O PORT (RESERVED)
: LINE ALTERNATE
LALT
LBY : CHROMA SELECT SIGNAL AT MIX MODE(H : R-Y/L : B-Y)
PB : INVERT OUTPU OF REC INPUT(H : PB/L : REC)
SELH : SELECTED HD
SELVD : SELECTED VD
SO : COMMUNICATION SERIAL DATA
SPCKO - SPCK2 : SELECTED 13.5 MHZ CLOCK
SUON : H : SETUP OPERATE, L : SETUP NON PERATE
TO : TEST (OPEN : NORMAL)
: COMPSITE BLANKING
XBLK
XBF : BURST FLUG
XBFG : XBF SEMI WIDE PULSE
XCSYNC : COMPOSITE SYNC SIGNAL
XHD : PLAYBACK HD
XVD : PLAYBACK VD
INPUT/OUTPUT
AY0 - AY9 : ANALOG Y DATA
: ANALOG CHROMA DATA (SEP MODE : B-Y, MIX MODE : NOT USED)
AB0 - AB7
AR0 - AR7 : ANALOG CHROMA DATA (SEP MODE : R-Y, MIX MODE : MIXC)
DP0 - DP9 : DIGITAL PARALLEL DATA INPUT/DISITAL MIX(BYR) OUTPUT
JCO - JC7 : C DATA FOR J-CORE
JY0 - JY7 : Y DATA FOR J-CORE
JSYC : C REFERENCE SYNC
JSYY : Y REFERENCE SYNC
DSR-300/P(J,E)/V2