ECS Motherboard User Manual page 17

VGA
Acelerador de Gráficas 3D de alto rendimiento & alta calidad: un motor de
•
256-bit de alto rendimiento incorporado
Acelerador de Gráficas 2D de alto rendimiento: máximo 64MB de buffer de
•
marco con dirección lineal
Decodificador de Vídeo MPEG-2/1: conformidad de las normas MPEG-2
•
ISO/IEC 13818-2 MP@HL y MPEG-1 ISO/IEC 11172-2
AC'97 Codec
Conforme con la especificación AC'97 2.3
•
CODEC full-duplex de estéreo en 16-bit con índice independiente y variable
•
Soporte para suministro eléctrico digital de 3.3v y analógico de 5v, y adminis-
•
tración de consumo bajo.
Tres entradas de estéreo a nivel de línea analógica con control de volumen de
•
5-bit: LINE_IN, CD, AUX
Deteccion de Clavija de Salida de Frente, Salida Surround, Entrada de Micro-
•
fono y Entrada de Linea
Dos entradas mono a nivel de linea analogica
•
48-Pin LQFP estandar
•
Puertos I/O Abordos
La placa principal tiene un juego completo de puertos I/O y conectores:
Dos puertos PS/2 para ratón y teclado
•
Un puerto serial
•
Un puerto paralelo
•
Un puerto VGA
•
Un puerto LAN (optativo)
•
Cuatro puertos USB2.0 en del panel trasero
•
Clavijas de sonido para micrófono, entrada y salida de línea
•
Ethernet LAN Incorporado (optativo)
Soporta la operación de 10/100Mbps y de medio/full duplex
•
Conformidad IEEE 802.3/802.3u
•
Soporta la autonegociación de clásura 28 de IEEE 802.3u
•
Soporta operación bajo el modo Link Down Power Saving (Ahorro de Suminis-
•
tro de Vínculo)
Soporta compensación Base Line Winder (BLW)
•
Ecualización Adaptiva
•
USB2.0
Conforme con la Especificación de Bus Serial Universal Revisión 2.0
•
Conforme con Controlador Anfitrión Reforzado de Intel
•
Interface Specification Revision 1.0
Conforme con la Especificación de Interfaz de Controlador Anfitrión Universal
•
Revisión 1.1
• Dispositivo PCI multi-función se consiste de dos centros de Controlador
Anfitrión UHCI para señalización de velocidad completa/baja y un centro de
Controlador Anfitrión EHCI para señalización de alta velocidaa
• El Hub de raíz consiste de 4 puertos downstream con transreceptores de
capa física integrados compartidos por el Controlador Anfitrión UHCI y EHCI,
hasta ocho puertos funcionales
Guía de Usuario de la Placa Principal
xv